晶振旁的电阻(并联与串联)和电容的作用

  无源晶振再使用时可以见到如下几种形式,具体如下:

1.
这里写图片描述

2.
这里写图片描述

3.
这里写图片描述

  各种形式基本都有,最常见的就是下图中的格式:
4.
这里写图片描述

  首先按照1.电容的有无?2.并联电阻和串联电阻的作用?两部分进行说明

一、电容的作用

1、晶体旁边不加电容是可以的。

2、晶体旁边加的这个电容被我们称之为晶体负载电容。晶体的谐振频率为Fr,加了电容的谐振频率为有载谐振频率FL。晶体谐振频率Fr与晶体有载谐振频率FL的关系为:

FL=Fr + Ts*CL

  式中Ts为晶体的牵引量,单位为ppm/pF。CL为晶体的负载电容,即晶体旁边加的那个电容,单位为pF。

3、如果电路不加负载电容,则电路会工作在晶体谐振频率上。所以电路中是可以不加负载电容的。

4、晶体发生谐振后,会呈现为纯电阻,即谐振阻抗。在有载谐振中,谐振电阻一般会与负载电容呈反比例关系。也就是说负载电容越小,电路的谐振阻抗越高,就越不容易起振,输出波形幅度就越小。

5、而事实上,电路直接工作在晶体谐振频率的状态是非常理想化的。我们一般的电路都或多或少的有一些杂散电容。当电路振荡时,这些杂散电容便被视为晶体的负载电容进行工作。由于这些杂散电容一般都很小,且不稳定,这就造成晶体振荡频率不稳定,且谐振阻抗增高,“可能工作不稳定,频率不准确”。当然,如果你的振荡电路较为简单,而且PCB走线设计的又十分合理,PCB上的杂散电容小到可以忽略不计且十分稳定,那么就可以不加电容。

6、那么在设计电路时该如何加这个负载电容呢?首先你要明白FL这个有载谐振频率就是你的电路所要的频率。电路中的杂散电容为Cy的话,根据上面的公式,你所设计的电路频率应为:

  FL = Fr + Ts*(Cy+CL)

  设计时,你的负载电容CL可以用可调电容替代,调整CL值直到电路工作在你所要的频率上。一般时候这个负载电容CL值不要太小,上面说过电容太小,谐振阻抗会变高,不利于起振且输出幅度小。所以这个电容值一般选取在10至30pF之间。此时由于负载电容CL值远远大于杂散电容Cy值,因此对杂散电容的不稳定性可以忽略不计。所以加了负载电容的电路会更稳定,频率更准确。

一、并联或者串联电阻的作用

  一份电路在其输出端串接了一个22K的电阻,在其输出端和输入端之间接了一个10M的电阻,这是由于连接晶振的芯片端内部是一个线性运算放大器,将输入进行反向180度输出,晶振处的负载电容电阻组成的网络提供另外180度的相移,整个环路的相移360度,满足振荡的相位条件,同时还要求闭环增益大于等于1,晶体才正常工作。

   晶振输入输出连接的电阻作用是产生负反馈,保证放大器工作在高增益的线性区,一般在M欧级,输出端的电阻与负载电容组成网络,提供180度相移,同时起到限流的作用,防止反向器输出对晶振过驱动,损坏晶振。

   和晶振串联的电阻常用来预防晶振被过分驱动。晶振过分驱动的后果是将逐渐损耗减少晶振的接触电镀,这将引起频率的上升,并导致晶振的早期失效,又可以讲drive level调整用。用来调整drive level和发振余裕度。

  Xin和Xout的内部一般是一个施密特反相器,反相器是不能驱动晶体震荡的.因此,在反相器的两端并联一个电阻,由电阻完成将输出的信号反向 180度反馈到输入端形成负反馈,构成负反馈放大电路.晶体并在电阻上,电阻与晶体的等效阻抗是并联关系,自己想一下是电阻大还是电阻小对晶体的阻抗影响小大?

   电阻的作用是将电路内部的反向器加一个反馈回路,形成放大器,当晶体并在其中会使反馈回路的交流等效按照晶体频率谐振,由于晶体的Q值非常高,因此电阻在很大的范围变化都不会影响输出频率。过去,曾经试验此电路的稳定性时,试过从100K~20M都可以正常启振,但会影响脉宽比的。

   晶体的Q值非常高, Q值是什么意思呢? 晶体的串联等效阻抗是 Ze = Re + jXe, Re<< |jXe|, 晶体一般等效于一个Q很高很高的电感,相当于电感的导线电阻很小很小。Q一般达到10^-4量级。

   避免信号太强打坏晶体的。电阻一般比较大,一般是几百K。

   串进去的电阻是用来限制振荡幅度的,并进去的两颗电容根据LZ的晶振为几十MHZ一般是在20~30P左右,主要用与微调频率和波形,并影响幅度,并进去的电阻就要看 IC spec了,有的是用来反馈的,有的是为过EMI的对策

   可是转化为 并联等效阻抗后,Re越小,Rp就越大,这是有现成的公式的。晶体的等效Rp很大很大。外面并的电阻是并到这个Rp上的,于是,降低了Rp值 —–> 增大了Re —–> 降低了Q

   精确的分析还可以知道,对频率也会有很小很小的影响。

总结

  并联电阻的作用:
1.降低晶体的Q值,Q值降低后晶体起振比较容易
2.抑制EMI,EMI不过时,可减小阻值
3.提供直流工作点
4.使门电路工作于线性区

  串联电阻的作用:

1.降低晶体的激励功率,防止损坏。
2.限制振荡幅度。

  实例:

  已成型的一款产品因更换陶瓷晶振厂家后,陶振不容易起振,经过测试,将晶振并联一个1M电阻,晶振能够正常起振。

  原因:这个电阻是为了使本来为逻辑反相器的器件工作在线性区, 以获得增益, 在饱和区是没有增益的, 而没有增益是无法振荡的. 如果用芯片中的反相器来作振荡, 必须外接这个电阻, 对于CMOS而言可以是1M以上, 对于TTL则比较复杂, 视不同类型(S,LS…)而定. 如果是芯片指定的晶振引脚, 如在某些微处理器中, 常常可以不加, 因为芯片内部已经制作了, 要仔细阅读DATA SHEET的有关说明.

  附:电阻的作用是将电路内部的反向器加一个反馈回路,形成放大器,当晶体并在其中会使反馈回路的交流等效按照晶体频率谐振,由于晶体的Q值非常高,因此电阻在很大的范围变化都不会影响输出频率。过去,曾经试验此电路的稳定性时,试过从100K~20M都可以正常启振,但会影响脉宽比的。

### 无源晶振电路中等效串联电阻的计算方法 在无源晶振电路设计过程中,理解等效串联电阻(ESR)对于优化性能至关重要。等效串联电阻不仅影响着起振时间、频率稳定性功耗等方面的表现,还负性阻抗测试密切相关[^1]。 #### 负载电容的影响 当考虑无源晶振工作时,其外部环境尤其是负载电容的选择会对整体表现产生重要影响。通过合理配置匹配电容 \( CL_1 \) \( CL_2 \),可以使晶体两端形成的总等效电容尽可能贴近制造商推荐的最佳负载条件,从而确保最佳的操作状态[^4]。 #### ESR 的定义及其作用机制 等效串联电阻存在于任何实际存在的元器件之中,即便是理想化的模型也不例外。具体来说,在描述一个理想的纯电感或电容器件行为的同时引入了一个额外的小欧姆级别的串联回路来表征损耗特性。这种损耗主要来源于材料本身的导电性质以及接触界面处不可避免的存在微弱电流流动所引起的发热现象。 对于无源晶振而言,ESR 主要体现在以下几个方面: - **能量损失**:由于存在内阻,部分输入的能量会转化为热量散发出去而不是完全用于维持振动模式; - **稳定性降低**:较高的 ESR 可能导致输出波形失真甚至无法正常启动; - **温度系数变化**:随着环境温度波动,ESR 数值也可能发生变化进而间接影响到整个系统的精度; #### 如何估算 ESR? 虽然直接测量可以获得最准确的结果,但在某些情况下也可以采用理论近似的方法来进行初步评估。一种常见的方式是从数据手册提供的品质因数 Q 出发,利用下面的关系式进行转换: \[ ESR = \frac{1}{Q} * R_{parallel} \] 其中 \( R_{parallel} \) 表示并联形式下的等效电阻值,而 Q 则反映了谐振回路的质量好坏程度——数值越大说明该组件越接近于完美无损的理想情况。 另外值得注意的是,如果希望进一步提高准确性,则需考虑到不同厂家生产的同型号产品之间可能存在细微差异,因此建议优先查阅官方文档获取更详细的参数指导信息。 ```python def calculate_ESR(Q, R_parallel): """ Calculate Equivalent Series Resistance (ESR) Parameters: Q : float Quality factor of the resonator. R_parallel : float Parallel resistance value. Returns: esr : float Calculated equivalent series resistance. """ esr = (1 / Q) * R_parallel return esr ```
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

OpenFPGA

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值