用VCS生成波形文件并用Verdi打开
编写Makefile文件:
all:find com
find:
find -name "*.v" > file.list
com:
vcs -full64 -sverilog -debug_all -fsdb -f file.list -l com.log
sim:
simv -l sim.log
run_dve:
dve -full64 -vpd vcdplus.vpd &
dve_v:
dve &
clean:
rm -rf *.vpd csrc *.log *.key *.vpd simv* DVE* verdiLog *.fsdb *.bak *.conf
verdi_v:
find -name "*.fsdb" > fsdbfile.list
verdi -f file.list –ssf fsdbfile.list -nologo &
生成fsdb文件
在tb文件中加入以下代码:
initial begin
$fsdbDumpfile("uart_tb.fsdb");
$fsdbDumpvars(0);
end
看模块有多少层,如果模块不大 $fsdbDumpvars(0);参数填0,如果层数很大,填写3
Verdi无法自己产生波形,所以需要先用VCS生成,可以按照【Synopsys工具使用】1.VCS使用与Makefile脚本调用生成波形;
只不过在产生fsdb文件后,VCS的中端显示信息如下:
这表明生成波形后,波形数据被保存到fsdb文件中;
在命令行中打入 make verdi_v 打开verdi
选择simulation -> Invoke Simulator
创建一个新波形窗口


将信号拖入到窗口中
输入时长,再点击波形按钮
即可查看波形

使用Verdi查看逻辑原理图
右击选中需要查看的模块,然后选择New_Schematic

本文介绍了如何使用VCS生成VHDL波形文件并将之转换为fsdb格式,然后利用Verdi工具查看逻辑原理图。通过Makefile脚本调用VCS,生成fsdb文件后,使用Verdi进行波形分析和模块逻辑图的创建。
1245

被折叠的 条评论
为什么被折叠?



