[REV] 组合逻辑电路分析和设计

• 组合逻辑电路的特点:无存储,无反馈
• 分析:函数表达式-化简-真值表-功能分析
• 设计:逻辑描述-简化表达式-表达式整理-电路图
• 无关项在设计中的作用
• 时延与险象:(非)临界竞争?
• 判定:当且仅当存在真值指派方案使得$F=\bar{A}\cdot A$ or $F=\bar{A}+A$
• 0/1型险象:按错误的输出分类
• 消除:$\cdot (1)or+(0)$,冗余项由真值指派情况确定.
• 参考:卡诺图在化简逻辑布尔代数上的运用
• 参考:组合逻辑电路的设计:竞争和险象