Makefile命令与规则详解-优快云博客

15.1.命令覆盖

问题1：通过各目标的命令拆分写到不同的地方，会发生什么？

.PHONY : all 

VAR := test

all : 
    @echo "all : $(VAR)"

include 1.mk

文件1.mk内容：

all : 
    @echo "this is command from 1.mk"

Makefile中出现同名目标时：
依赖：所有的依赖将合并到一起，成为目标的最终依赖
命令：当多处出现同一目标的命令时，make发出警告，所有之前定义的命令被最后的命令取代。
注意：
当使用include包含其他文件(makefile)时，需要确保被包含的文件中的同名目标只有依赖，没有命令；否则，同名目标的命令将被覆盖！

15.2.隐式规则

Make中提供了一些常用的，例行的规则实现，当目标的规则未提供时，make尝试使用隐式规则
下面的代码可以编译成功吗？为什么？

SRCS := $(wildcard *.c)
OBJS := $(SRCS:.c=.o)

app.out : $(OBJS)
    $(CC) -o $@ $^
    $(RM) $^
    @echo "Target ==> $@"

%.o : %.c
    @echo "my rule"
    $(CC) -c -o $@ $^

根据我们的初步分析，上面的Makefile中存至少两个问题：
1.没有定义CC 和RM变量而直接使用
2.没有定义生成.o文件的规则(只有链接没有编译)
运行结果：
makefile(06)_隐式规则
为什么可以成功运行，原因在于make中的隐式规则。
Make中提供了生成目标文件的隐式规则，会使用预定义变量完成编译工作；
改变预定义变量间部分改变隐式规则的行为，当存在自定义规则时，不再使用隐式规则。

16.Make的隐式规则

16.1.隐式规则的弊端

目标的依赖不存在时，make会尝试通过依赖名逐一查找隐式规则，并通过依赖名推导出可能的源文件。
makefile(06)_隐式规则
这种行为看起来简化了makefile的写法，但可能会带来意想不到的问题。
隐式规则副作用：

编译行为难以控制，大量使用隐式规则可能产生意想不到的编译行为
编译效率低下：make从隐式规则和自定义规则中选择最终的规则
举例说明：
makefile:
```
app.out : main.o func.o
 $(CC) -lstdc++ -o $@ $^
```
main.c:
```
#include <stdio.h>
extern void greeting();
int main()
{
greeting();

return 0;
}   
```
由于我们并没有定义greeting这个函数，所以我们猜测编译时会报告链接错误，找不到greeting这个符号。
实际输出结果：

我们看到这里直接使用func.p文件生成func.o文件，但由于我的环境中没有安装pc这个软件，所以报错。整个过程完全和我们预期不同。
隐式规则链：
当依赖的目标文件不存在时，make会极力组合各种隐式规则对目标进行创建，进而产生意料之外的编译行为！
例：需要名为N.o的目标：N.y --> N.c --> N.o
我们可以直接使用make -p命令来查看所有的隐式规则，