<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[NSV47的博客]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/NSV47</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; NSV47]]></copyright><item><title><![CDATA[QPSK HDL 收发器：从 Simulink 模型到 FPGA 实现]]></title><link>https://blog.youkuaiyun.com/NSV47/article/details/164269014</link><guid>https://blog.youkuaiyun.com/NSV47/article/details/164269014</guid><author>NSV47</author><pubDate>Wed, 02 Sep 2026 22:57:20 +0800</pubDate><description><![CDATA[本文介绍如何利用 Matlab/Simulink 和 HDL Coder 工具，设计并实现一个 QPSK 收发器的 HDL 实现，并将其集成到 FPGA（Zynq-7000）中。文章基于 Analog Devices 的 AD9361 射频收发器，使用 PlutoSDR 克隆板（搭载 Z7020 FPGA）进行验证。]]></description><category></category></item><item><title><![CDATA[AD9361 编程入门：从 HDL 构建到裸机应用实战]]></title><link>https://blog.youkuaiyun.com/NSV47/article/details/164228626</link><guid>https://blog.youkuaiyun.com/NSV47/article/details/164228626</guid><author>NSV47</author><pubDate>Mon, 31 Aug 2026 23:11:37 +0800</pubDate><description><![CDATA[本文详细介绍了如何为 ADALM-PLUTO 的克隆版编写固件，以初始化和控制 AD9363 芯片，该方法适用于整个 AD936x 系列。作者基于 Vivado 2021 和 Vitis 2021，使用 C 语言在 Windows 环境下完成了从 HDL 设计构建、硬件导出、Hello World 验证，到 no-OS 裸机应用开发的全流程。文章涵盖了 .xdc 文件替换、FPGA 型号修改、make 构建、JTAG 烧录、AD9361_InitParam 参数配置、DMA 数据采集，以及通过 Python]]></description><category></category></item><item><title><![CDATA[基于BFS算法的AD9361无操作系统数据包中继系统设计与实现]]></title><link>https://blog.youkuaiyun.com/NSV47/article/details/164153212</link><guid>https://blog.youkuaiyun.com/NSV47/article/details/164153212</guid><author>NSV47</author><pubDate>Fri, 28 Aug 2026 23:12:57 +0800</pubDate><description><![CDATA[中文摘要 (Chinese Abstract)标题建议：基于BFS算法的AD9361无操作系统数据包中继系统设计与实现摘要：本文介绍如何在 Zynq-7000 裸机环境下，使用 AD9361 和 liquid-dsp 实现基于 BFS 算法的无线数据包中继系统。我们将多个 SDR 节点抽象为无权图，利用广度优先搜索计算最短中继路径，并在自定义帧结构中嵌入源地址、中继地址和目标地址。实验使用 USRP B200 作为信源，两个 PlutoSDR 分别作为中继器和接收器，成功验证了多跳转发。]]></description><category></category></item></channel></rss>