Verilog 层次化文件设计——彩灯控制器

Verilog 层次化文件设计是通过顶层文件+调用的子模块来完成代码功能的实现。这里的顶层文件可以理解为是实体电路中的连线步骤，而子模块就是电路元件。本文采用文本形式编写顶层文件。

设置顶层文件先打开文件界面显示所有文件，再选择你要设置为顶层文件的文件。

选中后右键点击set as Top-Level Entity即可

顶层文件

module cdkzq(clk,en,Q,codeout); //彩灯控制器
input clk,en;
output [2:0] Q;  //计数器输出
output