数字 IC 技能拓展（30）浅谈 DDR3 的时序协议

引言

        了解 DDR3 的时序协议，这里，我们只需要了解一些概念即可。实际设计中，DDR3 的操作可以通过 MIG IP 来进行控制读写，比较容易，要是再通过 CPU 进行控制，那简直就没有硬件的事情了。

正文

1、DDR3 的控制时钟是一个差分时钟，是由一个有源差分晶振电路产生的，优点是速度翻倍、电压更低、抗噪更强等等。

2、DDR3 芯片位宽是指一次能够传输的数据量，等同于数据线的条数，这里为 16 Bits（CPU芯片位宽为 64 Bits）。

3、两片 DDR3 组合而成并联工作，与 32bits 的系统总线宽度相对应，每一片 DDR3 对应不同的 Physical Bank。

4、每一个 Physical Bank 对应不同的 Logic Bank，可以想象成一个表格，然后表格里有行 Row 和列