【IEEE_Verilog-4.6/7】Verilog中的线网net类型

原创

于 2022-01-03 20:22:51 发布 · 5.3k 阅读

17 ·

CC 4.0 BY-SA版权

文章标签：

#verilog #net

本文详细介绍了IEEE标准Verilog硬件描述语言中的net类型，包括wire、tri、tri0、supply0等，以及它们在电路建模中的作用、真值表和驱动条件。重点讲解了tri-reg、电容网络和不同电阻驱动的特性。此外，还涵盖了unresolved nets、supply nets和regs的特性和用法。

本文来自IEEE Standard for Verilog Hardware Description Language中4.6 Net types

4.6 net类型

有几种不同类型net，如表4-1所示：
Table 4-1—Net types

wire	tri	tri0	supply0
wand	triand	tri1	supply1
wor	trior	trireg	uwire

4.6.1 Wire and tri nets

Wire 和tri 连接元件。Net类型的wire和tri在语法和功能是相同的；提供两个名字以便net的名字可以表明在模型中net的用途。wire可用于被单个门或连续赋值驱动。Tri可用于多个驱动器驱动一个net。
对来自wire或tri相同强度多个源的逻辑冲突会导致x。
表4-2是一个真值表，用于解决wire和net多个驱动的问题。假设两个驱动具有相同的强度。逻辑强度的建模参看7.9。
Table 4-2—Truth table for wire and tri nets