VCS学习（1）——two-step flow 和three-step flow

最新推荐文章于 2025-03-08 22:49:15 发布
原创 最新推荐文章于 2025-03-08 22:49:15 发布 · 739 阅读 · 1 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#学习

本文介绍了Verilog和VHDL设计流程的两种方法。两步流程包括Compilation（使用vcs和compile_options编译Verilog文件）和Simulation（运行simv）。而三步流程则增加了Analysis（分别用vlogan和vhdlan处理Verilog和VHDL文件）和Elaboration（使用vcs进行设计单元的综合）步骤，最后也是通过simv进行Simulation。

two-step流程：

Compilation：

        vcs [compile_options] Verilog_files

Simultion： 

        simv [run_options]

three-step流程：

Analysis：verilog和vhdl的命令不同

        vlogan [vlogan_options] file1.v file2.v
        vhdlan [vhdlan_options] file3.vhd file4.vhd

Elaboration：

        vcs [elaboration_options] design_unit

Simulation：

        simv [run_options]
 

Memory_Space
关注
【个人笔记】VCS工具与命令
Hide_in_Code
09-01 5409
VCS 要进行simulate，有 two-step flow 和 three-step flow 两种方式。内容先compile，再simulate特点：仅支持 verilog HDL 和 SV. （对我已经enough了)理解compile是构建design的实例层次，得到一个可执行的二进制文件simv，用于后续仿真；simulate是进行具体的仿真。内容先analysis，然后elaboration，再simulate.特点：用于VHDL和verilog两个混合design的仿真。理解。
深入解析VCS two step 流程：编译与仿真的高效实践
ilearn的博客
03-02 1149
在芯片设计领域，仿真验证是确保设计功能正确性的核心环节。Synopsys的VCS（Verilog Compiler Simulator）作为业界广泛使用的仿真工具，其两步流程（Two-step Flow）凭借高效的编译与仿真分离机制，成为Verilog/SystemVerilog设计验证的首选方案。本文将基于官方文档，系统解析VCS两步流程的核心步骤、关键选项及实践技巧，助你灵活应对不同场景下的验...
VCS仿真与调试
热门推荐
Holden_Liu的博客
02-09 3万+
-cc指定C编译器，默认使用
VCS Framework Step by Step (一)
weixin_30545285的博客
04-16 93
由于现在框架数NHibernate最流行，我就以NHibernate为例，介绍VCS Framework的使用方法，本人站在中间立场不评价NHibernate的好坏，如果大家感兴趣，我专门开设一个论坛（http://vcsproject.com/forums/16/ShowForum.aspx），可以放手去评论。首先讲述一下使用本框架的基本软件环境： 1、VCS Framework当前的版本...
浅谈VCS的两种仿真flow
分享数字IC和芯片验证相关技术，笔试面试、校招分享、职场经验和IC资讯，全平台同名！
03-05 1890
几乎所有的芯片设计、芯片验证工程师，每天都在和VCS打交道，但是由于验证环境的统一化管理，一般将不同的编译仿真选项集成在一个文件里，只需要一两个人维护即可。所以大部分人比较少有机会去深入地学习VCS的仿真flow。基于此，本文将介绍VCS仿真的两种flow，概述这两种flow分别做了哪些事！
vcs three-step flow学习记录
weixin_39662684的博客
01-04 5391
1.analysis 仿真的第一步是analysis.在这步当中，用vhdlan/vlogan分析VHDL、verilog、system verilog等文件.
VCS仿真流程
m0_38037810的博客
10-24 1万+
去中兴面试的时候被问到vcs 的使用方式，现在整理一下。 1. three-step flow 第一步：analysis——vlogan、vhdlan 　　在analysis　phase中VCS会检查文件的语法错误，并将文件生成elaboration phase需要的中间文件，将这些中间文件保存在默认的library中（也可以用-work指定要保存的library）。 　　1. analy...
2-1 VCS仿真流程详解：从分析到模拟的高效实践
ilearn的博客
03-08 658
在数字电路设计与验证领域，VCS（Verilog Compiler Simulator）是一个强大的工具，它支持多种硬件描述语言（HDL）和高级验证语言（HVL），能够帮助工程师高效地进行设计仿真。本文将深入探讨VCS提供的三种仿真流程：三步流程（Three-step Flow）、两步流程（Two-step Flow）和分区编译流程（Partition Compile Flow），并重点介绍三步流...
VCS 加速编译的方法——VCS Partition Compile
hh199203的博客
02-22 1万+
文章目录前言1 Partition Compile2 Autopartitioning(Ease of Adoption)3 Specifying Partitions Manually(Recommended)3.1 topcfg.v file3.2 Two step commands for partition compile3.3 Three step commands for partition compile3.4 Profiling of Compilation Time4 Best Pract
#VCS#《VCS 编译选项》说明
那么菜的博客
01-20 3963
VCS 普遍被业界所使用，很多公司都对该EDA软件进行各自的封装设计和验证人员只要遵从公司的特定用法，便能很好的达到自己的设计和验证需求。 本文对常见的“VCS编译选项”进行总结说明，欢迎大家踊跃批评指正！！！ 《VCS 编译选项》说明
VCS学习笔记（三）----Makefile基本编译
03-26
VCS学习笔记（三）----Makefile基本编译
-kdb debugging with verdi
Grady
02-09 4216
一、vcs+verdi常用使用方法 在vcs仿真时调用$dump函数dump出fsdb文件，随后verdi load filelist和fsdb文件来进行debug。 二、debugging with verdi 1、setenv VCS_HOME/VERDI_HOME。 2、vcs编译选项加上-debug_access+all -lca -kdb，-lca表示使用用户限制功能，-kdb是lca下的一个feature，其作用是在vcstwo-step flow 和three-step flow中生成kdb
VCS基本操作命令
Grady
01-17 2万+
FBI Warning：一切以vcs user guide为准。 1、VCS仿真流程 Step1: Compliation Verilog Code （cpu.v）—— simv （Simulation Executable） Step2: Simulation simv —— FSDB Files （VPD Files / VCD Files） 后续可以用Verdi Debug。 2、VCS仿真模式 2.1 vcs仿真的2个步骤： 代码编译：如 vcs cpu.v 仿真运行：如 simv 或者通过-R选项
vcs 入门
菜头
02-11 2万+
synopsys vcs 软件是仿真和验证的软件，必须掌握。 vcs 即 verilog compile simulator  支持 verilog, systemVerilog, openvera, systemC等语言，同时也有代码覆盖率检测等功能。 可以合第三方软件集合使用，例如 Vera , Debussy ，Specman 等等。     在 linux 下调用v
VCS：三步法的仿真流程
前进，才知道自己的渺小
11-09 4966
使用三步流程仿真设计涉及三个基本步骤： 分析(Analysis) 展开(Elaboration) 仿真(Simulation) VCS使用这三个步骤编译任何设计，无论所使用源代码的是HDL、HVL或其他支持的技术。
vcs常见用法
weixin_43380758的博客
09-15 1814
实际上这是按照VCS实际运行过程来划分步骤的，VCS运行的过程是将编译通过的文件临时存储，然后通过细化成为可执行的文件.simv，最后通过执行.simv文件即可完成文件的编译与仿真。注意：incdir文件的时候，只能包含文件夹下的文件，而不包括下级文件夹的内容（如果要包含下级文件夹的内容，需要写+incdir+uvm/{test，test/basic_test}，这样就包括了uvm下test文件中的文件，同时包含了uvm下test下basic_test中的文件）Makefile中:=, =,?
使用synopsis vcs + verdi进行verilog测试
alucky_guy的博客
03-31 1732
是由Synopsys公司开发的一个特定EDA工具，全称为Verilog Compiled Simulator。它是一个高性能的仿真器，用于验证RTL设计的行为；是Synopsys公司提供的一款先进的调试和验证工具，它是SystemVerilog和VHDL设计的黄金标准。Verdi工具主要用于对复杂SoC（System on Chip）设计的验证过程，提供了丰富的调试功能和强大的分析能力，帮助设计者确保设计满足预期的功能和性能要求。
VCS学习笔记（二）
aaaaaaaa585的博客
10-09 1万+
VCS学习笔记
【转载】VCS 编译仿真方法总结
如切如磋，如琢如磨。
12-14 5915
VCS/VCSMX 一般仿真步骤 VCS仿真可以分成两步法或三步法， 对Mix language， 必须用三步法。仿真前要配置好synopsys_sim.setup文件，里边有lib mapping等信息。设置环境变量'setenv SYNOPSYS_SIM_SETUP /xxx/xxx/synopsys_sim.setup'. VCS对应的waveform工具有DVE和Verdi， DVE因为是原生的，所以VCS对DVE非常友好。但DVE已经过时了，其对uvm等新feature支持的不好。Verdi是D
vcs verdi dig-flow
最新发布
07-24
在数字设计领域，VCS、Verdi 和 Dig-Flow 是常用的工具链，用于仿真、调试和验证集成电路设计。以下是关于这些工具的配置与使用指南，涵盖仿真、调试和流程整合的关键步骤。 ### 仿真流程配置 **VCS（Verilog Compiler Simulator）** 是 Synopsys 提供的一种高性能仿真工具，支持 SystemVerilog 和 Verilog。在配置 VCS 时，通常需要编写一个编译脚本，使用 `vcs` 命令来编译设计文件，并生成可执行的仿真文件。例如： ```bash vcs -f filelist.f -sverilog +incdir+../include ``` 其中，`filelist.f` 包含了所有需要编译的源文件列表，`-sverilog` 表示启用 SystemVerilog 支持，`+incdir+` 用于指定包含文件的路径。 **Dig-Flow** 是一个数字设计流程管理工具，可以与 VCS 集成，用于自动化仿真流程。在 Dig-Flow 中，用户可以通过配置 `.tcl` 脚本来定义仿真任务。例如： ```tcl set SIMULATOR vcs set TOP_MODULE top_module_name add_files -fileset sim_1 filelist.f ``` 通过这种方式，Dig-Flow 可以自动调用 VCS 进行仿真，并生成相应的仿真结果文件。 ### 调试流程配置 **Verdi** 是 Synopsys 提供的调试工具，支持与 VCS 紧密集成。为了启用 Verdi 调试功能，需要在 VCS 编译时添加 `-debug` 选项。例如： ```bash vcs -f filelist.f -sverilog +incdir+../include -debug ``` 编译完成后，运行生成的仿真可执行文件，并使用 `verdi` 命令打开调试界面： ```bash ./simv verdi simv.vcd ``` Verdi 支持多种波形格式，如 VCD 和 FSDB。用户可以通过 Verdi 的图形界面查看信号波形、设置断点，并进行详细的调试分析。 ### 流程整合 为了实现完整的数字设计仿真与调试流程，可以将 VCS、Verdi 和 Dig-Flow 结合使用。在 Dig-Flow 中，可以通过脚本自动调用 VCS 进行编译和仿真，并在仿真完成后自动启动 Verdi 进行调试。例如，在 `.tcl` 脚本中添加以下内容： ```tcl exec vcs -f filelist.f -sverilog +incdir+../include -debug exec ./simv exec verdi simv.vcd & ``` 这样，整个流程可以完全自动化，从编译、仿真到调试都可以通过一个脚本来完成，从而提高工作效率。 ###
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值