低功耗电池电压ADC采样电路,墨水屏通电掉电控制电路,PMOS电子开关,可用于待机低功耗的项目

分享下自己以前用于低功耗产品的、电池电压ADC采样电路。因为使用MOS管做开关,所以静态功耗应该是在nA级的。(手头无精密仪器去细致测量,总之很好用)

负载可更换为墨水屏GPS这些可能需要通电掉电控制的器件,用在低功耗的场合非常合适。


说起电池采样的待机低功耗,大多会想到串联个MOS做通断。简单一点的,用N-MOS的漏极去控制采样电阻的接地,但这样会在关断时,使ADC输入引脚的电压直接等于电池电压,从而超过引脚的电气范围,造成IO损毁。这种方式自然是不行的。


显然P-MOS才是低功耗电池电压ADC采样电路的合理选择。

  • 下图中,VBAT为电池电源,ADC_BATMCUADC采样引脚。R3、R5为分压电阻。
  • P-MOS(Q1)在关断时,电阻R2将栅极与源极连接,使Vgs>导通电压阈值。
  • 开通时,要拉低Q1栅极电平,这个拉低动作由一个N-MOS(Q2)完成。N-MOS在关断时需要泄放GS间的电容电荷,于是并联一个合适的电阻R6
  • CON_MEAS为控制IO,可以使MCU用较低的动作电平,去控制P-MOS的栅极电压。
  • 需要ADC采样电池电压时,将CON_MEAS置高,Q1、Q2导通,ADC正常采集经过电阻分压过的值。待机时,不需要测量电池电压,将CON_MEAS设置为输入,Q1、Q2关断,整个采集部分几乎无电流消耗。
  • 这样的电路,同样也适用于控制器件通电断电,例如控制GPS通电断电墨水屏通电断电。做闲时接GND的电子开关也非常合适。
    在这里插入图片描述
### FPGA与LVDS接口用于高速ADC采集电路的设计方案 #### 设计背景 在现代电子系统中,高速模数转换器(ADC)的应用日益广泛。为了实现高效的数据传输和处理,通常会采用现场可编程门阵列(FPGA)作为核心控制器,并通过低电压差分信令(LVDS)接口连接到ADC设备。这种组合不仅能够满足高带宽需求,还具备良好的抗干扰能力和较低的功耗特点。 #### 关键技术要点 ##### 同步与时钟管理 针对E2V公司生产的EV10AQ190型号高速ADC芯片,在设计其配套接口电路时采用了FPGA片上同步技术来解决数据流与采样时钟间的精确匹配问题[^1]。这有助于消除由于不同器件间传播延时差异所引起的潜在错误,从而保障整个系统的稳定性和准确性。 ##### 多通道校准机制 当涉及到多个并行工作的ADC单元时,则需引入专门的多路ADC校正算法以维持各条路径输出信号的一致性。具体措施包括但不限于调整增益因子、修正零点漂移等操作,最终目的是使所有通道保持相同的幅度响应特性和相位关系。 ##### 边沿捕捉优化策略 面对由外部噪声源引发的数据边沿失真现象,一种有效的应对办法就是借助于FPGA内部集成的延迟调节功能——即所谓的`IDELAY`模块来进行微调控制。该部件允许工程师们根据实际应用场景灵活设定每一对输入/输出线路之间的相对滞后量级,进而达到最佳化整体性能指标的目的[^2]。 ```verilog // Verilog代码片段展示如何配置Xilinx FPGA内的IDELAY资源 module idelay_example ( input wire clk, input wire rst_n, inout wire lvds_p, // LVDS positive differential pair inout wire lvds_n // LVDS negative differential pair ); reg [3:0] delay_value; wire delayed_signal; IDELAYCTRL u_idelayctrl (.REFCLK(clk), .RST(~rst_n)); IDELAYE2 #( .DELAY_SRC("DATAIN"), .HIGH_PERFORMANCE_MODE("TRUE") ) u_idelaye2_inst ( .CASC_IN(1'b0), .CE(1'b0), .CLR(rst_n), .CNTVALUEIN(delay_value), .DATAIN(lvds_p), .IDATAIN(1'b0), .LD(1'b1), .REGRST(1'b0), .T(1'b0), .OUT(delayed_signal) ); endmodule ``` #### 应用实例与发展前景 除了上述提到的技术细节外,值得注意的是,随着近年来国内外科研机构及企业界对该领域持续投入大量研发力量,基于FPGA平台构建起来的各种创新型解决方案层出不穷。尤其是在通信基础设施建设方面表现尤为突出,成为推动我国乃至全球信息技术进步不可或缺的重要组成部分之一[^3]。 #### 峰值检测案例分享 另外值得一提的例子是有关于利用FPGA完成对来自ADC端口传入的大规模瞬态事件实施实时监测的任务。例如开源项目提供了完整的Verilog HDL描述文件以及详细的文档说明,旨在帮助开发者快速掌握相关技能并应用于实践当中去[^4]。
评论 4
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值