FPGA——上电自复位方式（非常简单）

最新推荐文章于 2024-11-21 14:38:35 发布

为中国IC之崛起而读书

最新推荐文章于 2024-11-21 14:38:35 发布

阅读量1.1w

点赞数 2

分类专栏： FPGA设计上电复位

本文链接：https://blog.youkuaiyun.com/MaoChuangAn/article/details/80743800

版权

本文介绍了FPGA上电自复位的重要性，特别是对于需要初始化状态寄存器的设计。提供了一种简单的上电复位方法，通过定义16位宽的rst_vector信号，在16个时钟周期内保持高电平以实现复位，详细阐述了高电平和低电平复位的实现细节。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

上电自复位对FPGA的稳定性及其重要，因为对于某些设计，上电之后需要进行一些状态寄存器的初始化，或者系统自己初始化都需要一个复位信号。在这里我就介绍一个比较好用的方法，大家一起学习一下。

library IEEE;
use IEEE.STD_LOGIC_1164.ALL；
use IEEE.STD_LOGIC_UNSIGNED.ALL;
use IEEE.numeric_std.all;
library WORK;
library UNISIM;
use UNISIM.VComponents.all;


entity    top is
port(
clk                :  in std_logic;
rst                :  out std_logic
);
end top;
architecture Behavioral of top is


signal         rst_vector        :    std_logic_vector(15 downto 0):=(other=>'1');


rst_after_power_on: process(clk)
begin
            rst_vector <= '0' & rst_vector(15 downto 1);
end procrss rst_after_power_on;


rst <= rst_vector(0);


end Behavioral;