VHDL 单脉冲的产生

        在做FPGA设计时，中我们经常会遇到需要经一个高电平信号转化成一个带脉冲信号。比如复位信号进来是一个很长的高电平信号，但是复位信号又必须做成一个带脉冲信号，因此掌握将一个高电平信号转化成单周期的脉冲信号很有必要。下面就转化原理进行分析：

先上图，看图好说话：

信号1是原始输入信号；

信号3是信号1经过一个周期的延迟得到的信号；

信号2是信号3取反得到的信号；

信号4是信号1延迟两个周期得到的信号；

信号5是最终的单脉冲输出；

下面来叙述一下这个过程。假设高电平信号是信号1，其经过1个周期的延迟得到信号3，然后再将信号3取反的到信号2。同理，信号1经过2个周期的延迟就得到信号4；此时信号1、2、3、4的波形如上图所示。然后再将信号2和信号4相与就得到信号5，信号5就是我们要的单脉冲信号。

最近在着急做实验，VHDL程序有空再补上来。