FPGA(1) # GVIM的使用（1）

目录

三种工作模式

视图模式的使用

搜索命令（*，/，/\/，n，N）

文件内跳转（gg，G，：100）

替换命令（:%s/xx/yy/gc,:10:100s/xx/yy/gc）

删除复制命令（ctrl+c,ctrl+v）

分窗口（:vs,:sp,:q）

编辑模式的使用

列操作模式的使用

其他常用命令

Diff功能(比较功能)

录制命令（qa，q，100@a）

明德扬模板

---

三种工作模式

视图模式的使用

搜索命令（*，/，/\/，n，N）

*：搜索

n：跳转

/：搜索

/\/：\后面为内容

文件内跳转（gg，G，：100）

gg：跳至文件头

G：跳至文件尾

:100：跳至100行

替换命令（:%s/xx/yy/gc,:10:100s/xx/yy/gc）

:%s/xx/yy/gc：%为位置范围（例如：222,,238/直接用%代表全文），xx为被替换名称，yy为替换名称

删除复制命令（ctrl+c,ctrl+v）

分窗口（:vs,:sp,:q）

:vs：分成左右窗口

:sp：分成上下窗口

:q：退出一个

编辑模式的使用

补全命令（ctrl+p）

列操作模式的使用

用hjkl来上下左右，选择范围

用“I”来插入数据，然后用esc退出，使每一列都加上同样内容

可以先用鼠标选择范围，再ctrl+q来选定列

其他常用命令

Diff功能(比较功能)

在做上角文件上选择

录制命令（qa，q，100@a）

qa：q为录制，a为录制操作代号

q：结束录制

100@a：操作a一百次

明德扬模板

命令	作用
Module	可以调出verilog模板的模板。该模板已经包括模板的常用部分，在相应位置补充就非常方便地完成设计
Shixu	“时序”的拼音，可以调出时序逻辑的模板。时钟和复位信号绝大部分情况下都无须修改。 always @(posedge clk or negedge rst_n)begin     if(rst_n==1'b0)begin     end     else begin     end end
Zuhe	“组合”的拼音。可以调出组合逻辑的模板。
Jsq	“计数器”的拼音缩写。可以调出明德扬四步法计数器的模板。
Ztj	“状态机”的拼音缩写。可以调出明德扬四步法状态机的模板。
Test	可以调出测试文件的模板
RegX	定义reg信号时使用。其中X是指位宽数字，目前支持1,2,3,4,8,16,32。
WireX	定义wire信号时使用。其中X是指位宽数字，目前支持1,2,3,4,8,16,32。
InputX	定义input信号时使用。其中X是指位宽数字，目前支持1,2,3,4,8,16,32。
OutputX	定义Output信号时使用。其中X是指位宽数字，目前支持1,2,3,4,8,16,32。
Initial	用于调用测试文件中initial段的语句。语句中补充了#1延时，请注意不要删除。