计算机组成原理 累加器实验

累加器实验

实验环境

计算机组成原理实验环境

实验目的

1. 理解累加器的概念和作用。
2. 连接运算器、存储器和累加器，熟悉计算机的数据通路。
3. 掌握使用微命令执行各种操作的方法。

实验要求

1. 做好实验预习，读懂实验电路图，熟悉实验元器件的功能特性和使用方法。在实验之前设计好要使用的微命令，填入表 6-2 、表 6-3 和表 6-4 表中。
2. 按照实验内容与步骤的要求进行实验，对预习时填写好的微命令进行验证与调试，遇到问题请冷静、独立思考，认真仔细地完成实验。
3. 写出实验报告。

实验电路

       本实验使用的主要元器件有：4 位算术逻辑运算单元 74LS181 ，8 位数据锁存器 74LS273 。8 位正沿触发寄存器 74LS374 、三态输出的总线收发器 74LS245 ，2Kx8 静态随机存储器 6116 ，时序发生器，与非门、与门、开关、指示灯等。各芯片详细说明请见附录。
       图 1 为本实验数据通路总框图，其中 ALU 由 2 片 74LS181 构成，DR 1、DR2 和 AR 均为一片 74LS273 ，RAM 为一片 6116 芯片，R0 寄存器为一片 74LS374 芯片，△ 表示三态门 74LS245 ，时序发生器为虚拟实验系统提供的虚拟组件。
实验电路中涉及的主要控制信号如下：

1. M ：选择 ALU 的运算模式（ M=0 ，算术运算；M=1 ，逻辑运算）。
2. S3，S2，S1，S0：选择 ALU 的运算类型。如 M=0 时，设为 1001 表示加法运算。
3. Cn：向 ALU 最低位输入的进位信号， Cn=0 时有进位输入， Cn=l 时无进位输入。
4. LDDR1：DR1的数据加载信号，与 T4 脉冲配合将总线上的数据打入 DR1 中。LDDR1 和 T4 通过与门进行与运算之后连接到 74LS273 芯片的 CP 引脚，当 LDDR1=1 时在 T4 的上升沿将数据锁存到 DR1 。
5. LDD