DDR2 IP核地址总线解疑

最新推荐文章于 2025-06-12 09:02:27 发布
最新推荐文章于 2025-06-12 09:02:27 发布
阅读量1.3k 收藏 7
点赞数 2
CC 4.0 BY-SA版权
分类专栏： DDR2 FPGA 文章标签： DDR2 IP
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/Linker00/article/details/98481324
本文解析了DDR2 SDRAM控制器中地址线的实际位数与理论值之间的差异，阐述了由于DDR2在时钟上升沿和下降沿产生数据，IP核在列地址上省略一位的原理，帮助理解内存控制器的设计。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

IP核：DDR2 SDRAM Controller with UniPHY

芯片：DDR2 MT47H-64M16

根据 Datasheet 得到的地址线信息如下图所示：

可以看出，行地址+bank地址+列地址=26位

但是使用 Quartus II生成的 DDR2 SDRAM Controller with UniPHY IP核的地址位是25位的，差了一位，笔者在这里困扰了很长时间。

 解惑，先上图，注意看最后一句话，因为DDR2在时钟的上升沿和下降沿都产生数据，所以每次给出的列地址都是偶数的，因此IP核在取列地址时会省略1位，当你的程序控制的列地址变化为0、1、2、3...的时候，内部的变化就是0、2、4、6...

参考资料

External Memory Interface Handbook Volume 3: Reference Material[P358]

DDR(2)MIG IP核FPGA与DDR的完美融合
余生芳华，灵魂共舞
11-29 3712
介绍xilinx MIG IP核的接口信号，接口时序，以及IP配置
Altera DDR2 IP核学习总结3-----------DDR2 IP核的使用
dixingzh2014的博客
06-11 1045
根据上一篇生成的IP核，例化之后如上图，Local开头的数据是用户侧数据，其他数据暂时不用纠结，不用管。 这些是需要关注的信号，但是初学阶段很难对这些信号形成具体的概念，这里参考明德扬的代码进行二次封装。 moduleddr2_intf( clk_in, clk_out, rst_n...
ALTERA DDR2 IP核调试记录
weixin_45912567的博客
07-06 2040
一、创建IP核 以管理员方式打开QUARTUS II 13.0,新建一个工程，打开MegaWizard plug-in manager 找到interface>>external memory>>ddr2，选择第二个IP核，IP核地址选择放在工程同一个文件夹下， 等待IP核设置GUI跳出来，win7系统下该图形界面显示不全，可以先将屏幕分辨率调制最低，再将分辨率恢复即可。 Device family 和speed grade根据自己的FPGA类型设置，pll参考时钟频率根据实际
Intel QuartusII中DDR2 IP核的使用（2）
zhangningning1996的博客
03-08 2426
QuartusII 中基于DDR2 IP完成DDR2的循环测试项目简述项目遇见得坑DDR2 IP接口的简单描述DDR2 IP的读写时序MIG IP循环校验设计时序MIG IP的读写循环代码测试模块代码仿真现象上板调试总结 项目简述 该项目的描述是，FPGA向DDR2芯片写入数据，然后再读出数据，从而验证读写模块的正确性。该项目具有一定的实际意义，就是我们新制作的一块FPGA板卡，最有可能出问题的部...
XILINX DDR3 IP核使用教程完整版
最新发布
weixin_34413326的博客
06-12 983
DDR3内存是第三代双倍数据速率同步动态随机存取存储器，相较于DDR2技术，它在传输速率、功耗和延迟上有着显著的提升。DDR3内存运行在更低的电压下，核心电压降至1.5伏特，这降低了内存芯片的功耗，并增加了内存密度，使得内存模块能以更高的容量来实现。本章介绍了DDR3内存的基础知识，包括其技术概述、关键特性和应用场景。通过理解这些基础概念，我们可以更好地认识到DDR3内存的适用性，并在设计和实施相关技术方案时做出更明智的决策。
LATTICE进阶篇DDR2--(0)获取ddr2 IP核
zidan1412的博客
03-30 607
lattice进阶篇
Nexys 4 DDR开发板的DDR2 IP核引脚约束文件
01-04
Nexys 4 DDR开发板的DDR2 IP核的引脚约束文件（在例化DDR2 IP核的时候需要用到）。
LATTICE进阶篇DDR2--(4)DDR2 IP核总结
zidan1412的博客
08-15 396
LATTICE DDR2 IP核使用总结
Quartus II 15.0中仿真DDR2 IP核
07-18
仿真还是在Altera 最新的开发套件Quartus II 15.0中进行。首先创建工程，我将工程命名为DDR2_SIM，器件选择我比较熟悉的EP4CE10F17C8，仿真工具选择modelsim – altera ，语言为Verilog。
DDR2 SDRAM×32布局、布线经验谈
juxianliyu的专栏
11-30 8070
DDR2、DDR3布线规则 DDR2信号分组 1 数据信号组DQ、DQS、DM，其中每个字节又是内部的一个信 道LANE组，如DQ0~DQ7,LDQS,LDQS#,LDM为一个信号组。 2 地址和命令信号组，包括BA[],ADDR[],RAS# ,CAS#,WE# 3 控制信号组，包括CS#,CKE,ODT 4 时钟信号组，包括CK,CK#
小梅哥FPGA学习笔记之Quartus II 15.0中仿真DDR2 IP核.pdf
06-20
### 小梅哥FPGA学习笔记之Quartus II 15.0中仿真DDR2 IP核 #### 关键知识点： 1. **Quartus II 15.0简介** - Quartus II 15.0是Altera公司推出的FPGA/CPLD设计软件，支持从设计输入、综合、布局布线到仿真的全...
Nexys 4 DDR开发板的DDR2 IP核引脚约束文件_
11-04
主要用于Nexys 4 DDR开发板的DDR2 IP核引脚约束文件，亲测有效。
Intel QuartusII中DDR2 IP核的使用（1）
zhangningning1996的博客
03-07 3748
QuartusII 中DDR2 IP的调用与仿真环境的搭建项目简介简述DDR2 IP建立的步骤DDR2 IP仿真模型的搭建DDR2 驱动代码DDR2 测试模块代码仿真测试结果总结 项目简介简述 我们学完Xlinx的DDR IP核的使用应该对DDR的操作有了一定的理解。接下来，我们将学习Intel的DDR2的使用，这样里为什么使用DDR2而不是更快的DDR3因为Intel低型号的产品不支持DDR3，...
DDR读写
weixin_49850684的博客
02-21 2118
在初始化过程中，模式寄存器通过模式寄存器设置(MRS)命令进行编程，并保留存储的信息(MR0[8]除外，即自清除)，直到重新编程，重置#下降，设备断电。功能与DQS相同，只是当两种不同的DIMM混合应用在同一个系统时，DQS的负载就会不同，这样会造成信号完整性问题，TDQS就是为了解决这个问题的。BL：Burst Lengths,突发长度，突发是指在同一行中相邻的存储单元连续进行数据传输的方式，连续传输所涉及到存储单元（列）的数量就是突发长度(SDRAM)，在DDR SDRAM中指连续传输的周期数；
ddr3ip核心_DDR3 IP 核配置
weixin_33049919的博客
03-05 2748
DDR3 控制器 IP 核2.DDR3 IP核配置点击 Flow Navigator 面板下的“Project Manager -->IP Catalog”。 在“Memories & Storage Elements -->Memory Interface Generators”分类展开后，可以看到名为“Memory Interface Generator (MIG 7 ...
ddr2
qq_39820680的博客
04-17 503
关于使用ISE创建mig核的步骤 文章目录关于使用ISE创建mig核的步骤前言一、背景二、DDR接口介绍三、创建步骤1.添加MIG核总结 前言 一、背景 本文仅仅简单介绍了使用ISE创建DDR的步骤和注意事项，下一遍会介绍MIG核的控制时序。 二、DDR接口介绍 三、创建步骤 1.添加MIG核 这里可以选择需要例化的DDR类型，本例程使用S6的芯片最多支持两个ddr接口. 这里选择DDR的工作时钟，当使用FPGA 内部产生的CLK时注意，需要更改ipcore_dir\DDR_CONTROL\user
DDR2 IP核调试记录1
weixin_41155462的博客
09-01 546
DDR2调试分析
Cyclone IV 外接ddr2(一)
huan09900990的博客
08-04 7448
cyclone iv ddr2
fpga挂一片ddr2_FPGA的DDR2 SDRAM IP核的使用
weixin_39814960的博客
12-20 793
DDR2 SDRAM 作为高速大容量存储器件，非常普遍的应用在我们的工程中。在FPGA外挂DDR2 SDRAM，如果我们直接编写驱动逻辑，是非常麻烦而且耗时的事情，但是Altera在开发环境中给我们提供了这样的IP核，大大简化了我们的开发周期。下面将介绍DDR2 SDRAM IP核的使用过程。DDR常见类型：SDR SDRAM :Single Data Rate。工作电压：3.3VDDR SDRA...
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值