《电子综合设计/数电课程设计》大作业

（一）、设计内容简介

基于纯数字芯片的电子时钟，计时精确并且具有闹钟功能。

任务和要求

（1） 该电子钟项目具有计时模块、定时时，分模块、分频模块和闹钟时，分模块，并具有开机清零功能；
（2） 使用数码管显示时，分，秒；
（3） 具有校时的功能，可以通过按键分别对时及分进行单独校时，使其校正到标准时间；
（4） 通过按键对定时闹钟的时，分进行设置调时，并播报；

设计总体框图（或者原理图）如图所示。

数字时钟电路由振荡器、分频器、计数器、译码显示器、校时电路等组成。 石英晶体振荡器和分频器产生稳定的校时信号和“秒”计时信号，系统时钟50MHZ时钟分频 即50 000 000 /500 000 = 100hz  0.01s 记100次为1s。

之后对“秒”计时信号进行60进制计数，形成“分”计时信号和秒计数值，当计数到59时，再来一个脉冲变成00，然后再重新开始计数。再对“分”计时信号进行60进制计数，形成“时”计时信号和分计数值，时计数器为二十四进制，当开始计数时，个位按十进制计数，当计到23时，这时再来一个脉冲，应该回到“零”。所以，这里必须使个位既能完成十进制计数，又能在高低位满足“23”这一数字后，时计数器清零。秒计数值、分计数值和时计数值译码显示时间。

设计框图如下：

（二）、设计模块及其实现功能简介

分频模块计数模块：

实现对系统晶振频率的分频，得到100Hz（0.01s）计时1s的分频功能。对芯片八个数码管进行编码，通过分频模块对时钟信号进行累加，实现从00：00：00到23：59：59的计数。最低两位数码管显示0.01s的加计数。

定时模块：

在计数模块的基础上，对时间进行用户自定义定时，设计分、时定时模块实现加减，从而得到遇得到的计数定时。

闹钟模块：

设置闹钟功能模块，用户自定义设置闹钟蜂鸣的时间，当计时达到设置时间，芯片可自动蜂鸣（设计功能及其代码，由于芯片没有蜂鸣器，无法出声）。