FPGA之QuartusII 下载 配置 (入门篇)

这篇博客总结了FPGA新手如何使用Quartus II从新建工程到下载配置的步骤。包括新建工程、编写Verilog代码、编译、管脚约束、时序约束设置,以及生成.jic文件并下载到FLASH中,确保配置持久化。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

  

 本篇是 对于FPGA新建工程到下载到FLASH的做一个小的总结


  Step1:新建工程;(相信对于有过编程基础的同学都知道)

               首先,在指定的路劲下,新建一个文件夹;

               再在QuartusII 下点击File-> New Project Wizard (新建工程向导)-->Next -->指定你之前新建文件夹的路径 ,然后再根据需要取 一个工程名 ,,一定得记住这个工程名,后面还要用到 ,在 Next 选择modisim  ----Verilog VHDL ----->Next   最后finish;(新建工程完成) 

  Setp 2:新建一个文件;

           File -->New -->Verilog VHDL file ;(编写代码)


 Setp3:编译

   

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值