本篇是 对于FPGA新建工程到下载到FLASH的做一个小的总结
Step1:新建工程;(相信对于有过编程基础的同学都知道)
首先,在指定的路劲下,新建一个文件夹;
再在QuartusII 下点击File-> New Project Wizard (新建工程向导)-->Next -->指定你之前新建文件夹的路径 ,然后再根据需要取 一个工程名 ,,一定得记住这个工程名,后面还要用到 ,在 Next 选择modisim ----Verilog VHDL ----->Next 最后finish;(新建工程完成)
Setp 2:新建一个文件;
File -->New -->Verilog VHDL file ;(编写代码)
Setp3:编译