<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[KEEPergoing的博客]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/KEEPergoing</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; KEEPergoing]]></copyright><item><title><![CDATA[【从零开始学ROS】ubuntu20.04+clion+ros环境搭建]]></title><link>https://blog.youkuaiyun.com/KEEPergoing/article/details/159077073</link><guid>https://blog.youkuaiyun.com/KEEPergoing/article/details/159077073</guid><author>KEEPergoing</author><pubDate>Sun, 15 Mar 2026 08:43:08 +0800</pubDate><description><![CDATA[ROS（机器人操作系统）是一个开源机器人开发框架，提供工具库和通信机制帮助开发者快速构建机器人应用。其核心是松耦合分布式通信架构，将系统拆分为独立节点模块，通过话题（异步发布/订阅）和服务（同步请求/响应）实现解耦通信。ROS支持节点跨进程/设备运行，具有容错性强、开发效率高、复用性好等优势。关键组件包括节点、节点管理器、消息/服务定义及参数系统，文件系统以功能包为基本单元。环境搭建需匹配Ubuntu版本安装对应ROS发行版（如Noetic对应20.04），通过清华源等国内镜像可加速安装过程。]]></description><category></category></item><item><title><![CDATA[Complex Digital Hardware Design学习笔记(六)——以太网]]></title><link>https://blog.youkuaiyun.com/KEEPergoing/article/details/142997903</link><guid>https://blog.youkuaiyun.com/KEEPergoing/article/details/142997903</guid><author>KEEPergoing</author><pubDate>Mon, 21 Oct 2024 10:56:35 +0800</pubDate><description><![CDATA[以太网被广泛应用于每一台计算机和复杂的硬件板或系统中，主要用于连接机箱外部的设备，但也有时用于内部连接。互联网是通过城市、国家和全球范围内的互联网骨干链路连接的所有本地以太网网络。以太网由IEEE 802.3标准定义，其速度和“介质”类型（如光纤、同轴电缆、背板等）由相关修订文件（如802.3X）规定。这些文件可以从电气和电子工程师学会（IEEE）购买。]]></description><category></category></item><item><title><![CDATA[Charger IC原理讲解与个人理解]]></title><link>https://blog.youkuaiyun.com/KEEPergoing/article/details/142993522</link><guid>https://blog.youkuaiyun.com/KEEPergoing/article/details/142993522</guid><author>KEEPergoing</author><pubDate>Wed, 16 Oct 2024 23:25:33 +0800</pubDate><description><![CDATA[这是在现在的笔记本中的PD(快充)、DP(显示协议)的方案，只看PD。当插入一个适配器时，通过Type-C的CC1、CC2进行握手，有的PD芯片具有识别控制IO引脚，可以通过这个做逻辑，再让电力通过进入Charger芯片。安森美的PD芯片示意图中展示是电力通过OVP（Over Voltage Protection，过压保护）直接进入到Charger芯片中去。它的主要功能是控制电池的充电过程，以确保安全、有效地为电池充电，同时延长电池的使用寿命。]]></description><category></category></item><item><title><![CDATA[Complex Digital Hardware Design学习笔记(五)——第二章IO标准其他内容]]></title><link>https://blog.youkuaiyun.com/KEEPergoing/article/details/142966519</link><guid>https://blog.youkuaiyun.com/KEEPergoing/article/details/142966519</guid><author>KEEPergoing</author><pubDate>Wed, 16 Oct 2024 22:40:39 +0800</pubDate><description><![CDATA[在阈值穿越期间，输出数字波形会在几纳秒或微秒内切换多次，这可能违反内部逻辑的保持时序，或者可能使状态机误认为开关已关闭，从而采取诸如关闭系统等操作。虽然这会导致信号检测上有小延迟，但在大多数情况下，这是可以接受的。针对所有类型的外部接口，市场上都有能够支持高达几千兆位每秒的数据传输速度的设备，它们的数据手册详细列出了可以使用的场合。此外，DDRx内存子系统有时会配备额外的第9个字节通道，称为ECC，用于单比特错误纠正和双比特错误检测，从而帮助解决传输和存储过程中的错误。去抖动解决方案相对简单。]]></description><category></category></item><item><title><![CDATA[Complex Digital Hardware Design学习笔记(四)——SERDES IP]]></title><link>https://blog.youkuaiyun.com/KEEPergoing/article/details/142931731</link><guid>https://blog.youkuaiyun.com/KEEPergoing/article/details/142931731</guid><author>KEEPergoing</author><pubDate>Mon, 14 Oct 2024 23:50:58 +0800</pubDate><description><![CDATA[SERDES 瓦片在ASIC和FPGA中的设计集成了多种功能和能力，以促进高速数据传输，同时确保可靠性和测试灵活性。随着技术的发展，保持低抖动、优化时钟分配和增强错误校正机制变得日益重要，以支持复杂的通信协议。]]></description><category></category></item><item><title><![CDATA[Complex Digital Hardware Design学习笔记(三)——外部并行接口]]></title><link>https://blog.youkuaiyun.com/KEEPergoing/article/details/142930636</link><guid>https://blog.youkuaiyun.com/KEEPergoing/article/details/142930636</guid><author>KEEPergoing</author><pubDate>Mon, 14 Oct 2024 23:35:50 +0800</pubDate><description><![CDATA[在同步模式下，处理器与同步设备（如SDRAM、FIFO和FPGA）进行通信。异步设备不依赖时钟；相反，它们在读写信号的上升沿采样数据，并在信号的下降沿发送数据。信号的持续时间根据设备的数据手册进行编程，以满足其需求。位定时的详细描述见第10章“时序分析”。]]></description><category></category></item><item><title><![CDATA[Complex Digital Hardware Design学习笔记(二)——终端匹配和反射]]></title><link>https://blog.youkuaiyun.com/KEEPergoing/article/details/142821856</link><guid>https://blog.youkuaiyun.com/KEEPergoing/article/details/142821856</guid><author>KEEPergoing</author><pubDate>Sat, 12 Oct 2024 10:51:26 +0800</pubDate><description><![CDATA[终端类型：源端使用并行终端，具有阻抗匹配。反射情况：从远端会产生一次反射，这被认为是该方案中的最后一次反射。电压水平：由于没有电压分压效应，因此电压水平不会降低，从而保持信号完整性。]]></description><category></category></item><item><title><![CDATA[Complex Digital Hardware Design学习笔记(一)]]></title><link>https://blog.youkuaiyun.com/KEEPergoing/article/details/142788309</link><guid>https://blog.youkuaiyun.com/KEEPergoing/article/details/142788309</guid><author>KEEPergoing</author><pubDate>Wed, 09 Oct 2024 19:46:05 +0800</pubDate><description><![CDATA[I/O标准是一组在标准规范文档中定义的标准参数，允许不同芯片和电路板供应商制造能够可靠通信的设备。不同I/O标准之间的主要区别在于它们的逻辑低和逻辑高数据值的电压阈值，以及所使用的终端方案。这些I/O标准的创新旨在实现比之前的标准更高的传输速度，并且成本增加很小。I/O标准的设计和选择在数字系统中至关重要，涉及到信号完整性、速度及兼容性等多个方面。理解这些标准及其背后的原理，有助于实现高效、可靠的设备互联。]]></description><category></category></item><item><title><![CDATA[timm模块加载预训练模型报错——解决]]></title><link>https://blog.youkuaiyun.com/KEEPergoing/article/details/134738463</link><guid>https://blog.youkuaiyun.com/KEEPergoing/article/details/134738463</guid><author>KEEPergoing</author><pubDate>Fri, 01 Dec 2023 16:59:35 +0800</pubDate><description><![CDATA[timm模块加载预训练模块网络连接问题]]></description><category></category></item></channel></rss>