(* black_box=“true“ *)

最新推荐文章于 2025-12-01 17:45:00 发布

原创最新推荐文章于 2025-12-01 17:45:00 发布 · 622 阅读

11 ·

CC 4.0 BY-SA版权

文章标签：

#fpga开发 #开发语言 #Vivado #Xilinx #Verilog #box

Verilog 专栏收录该内容

64 篇文章

订阅专栏

在 Verilog 中，(* black_box="true" *) 是一个 综合属性，用于告诉综合工具将某个模块视为"黑盒"。

一、作用与含义

这个属性指示综合工具：

不优化：不要优化或修改该模块的内部结构
不分析：不要尝试分析模块的内部实现
保留接口：只保留模块的输入输出端口
等待实现：该模块将在后续阶段（如下层实现、物理设计）中提供

二、语法格式

(* black_box = "true" *)
module module_name (
    input  port_a,
    input  port_b,
    output port_c
);
    // 模块内容（可能为空或只有端口声明）
endmodule

三、使用场景

1. 第三方IP核

(* black_box = "true" *)
module dsp_multiplier (
    input  [15:0] a,
    input  [15:0] b,
    output [31:0] p
);
    // 具体实现由供应商提供
endmodule

2. 模拟模块

(* black_box = "true" *)
module analog_cell (
    input  vin,
    output vout
);
    // 模拟电路，数字综合工具无法处理
endmodule

3. 未完成模块

(* black_box = "true" *)
module crypto_core (
    input  [127:0] data_in,
    input  [255:0] key,
    output [127:0] data_out
);
    // 模块尚未实现，先标记为黑盒
endmodule

三、完整示例

// 主设计模块
module top_design (
    input  clk,
    input  [7:0] data_a,
    input  [7:0] data_b,
    output [15:0] result
);
    
    wire [15:0] mult_result;
    
    // 实例化黑盒模块
    dsp_multiplier u_mult (
        .a(data_a),
        .b(data_b),
        .p(mult_result)
    );
    
    // 其他逻辑
    reg [15:0] result_reg;
    always @(posedge clk) begin
        result_reg <= mult_result;
    end
    
    assign result = result_reg;
endmodule

// 黑盒模块定义
(* black_box = "true" *)
module dsp_multiplier (
    input  [7:0] a,
    input  [7:0] b,
    output [15:0] p
);
    // 空实现 - 综合工具会保留接口
endmodule

四、注意事项

端口必须正确定义：所有输入输出端口必须明确定义
参数支持：黑盒模块可以包含参数
工具依赖性：不同综合工具可能支持不同的属性语法
替代语法：有些工具使用 syn_black_box 或其他前缀

五、工具兼容性

// Xilinx Vivado
(* black_box = "YES" *)

// Synopsys Design Compiler  
(* syn_black_box *)

// 通用写法（推荐）
(* black_box = "true" *)

这个属性在层次化设计和IP集成中非常有用，允许设计者在不同阶段逐步完成系统集成。