<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[John的博客]]></title><description><![CDATA[一个小白]]></description><link>https://blog.youkuaiyun.com/JohnHe1994</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; JohnHe1994]]></copyright><item><title><![CDATA[上拉电阻和下拉电阻的作用]]></title><link>https://blog.youkuaiyun.com/JohnHe1994/article/details/79856192</link><guid>https://blog.youkuaiyun.com/JohnHe1994/article/details/79856192</guid><author>JohnHe1994</author><pubDate>Sun, 08 Apr 2018 19:29:53 +0800</pubDate><description><![CDATA[1.概念上拉电阻：从电源高电平引出的电阻接到输出端。上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。3、对于高速电路，过大的上拉电阻可能边沿变平缓。下拉电阻：和上拉电阻的原理差不多， 只是拉到GND去而已。 那样电平就会被拉低。 下拉电阻一般用于设定低电平或者是阻抗匹配(抗回波干扰)。2.作用1.对...]]></description><category></category></item><item><title><![CDATA[60bit计数器]]></title><link>https://blog.youkuaiyun.com/JohnHe1994/article/details/79805411</link><guid>https://blog.youkuaiyun.com/JohnHe1994/article/details/79805411</guid><author>JohnHe1994</author><pubDate>Tue, 03 Apr 2018 16:35:32 +0800</pubDate><description><![CDATA[module counter_60bit
( clk , 
clear ,
dl ,
dh ,
en ,
load ,
ql ,
qh ,
cout);

input clk , clear , en , load;
input [3:0] dl , dh;
output [3:0] ql , qh;
output cout;

reg [3:0] ql;
reg [3:0] qh;

alway...]]></description><category></category></item><item><title><![CDATA[MCU CPU DSP]]></title><link>https://blog.youkuaiyun.com/JohnHe1994/article/details/79794442</link><guid>https://blog.youkuaiyun.com/JohnHe1994/article/details/79794442</guid><author>JohnHe1994</author><pubDate>Mon, 02 Apr 2018 20:14:38 +0800</pubDate><description><![CDATA[        MCU（Micro Controller Unit），又称单片微型计算机（Single Chip Microcomputer），简称单片机，是指随着大规模集成电路的出现及其发展，将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上，形成芯片级的计算机。 MCU按其存储器类型可分为无片内ROM型和带片内ROM型两种。        CPU是中央处理单元（Cent...]]></description><category></category></item><item><title><![CDATA[调Q激光器原理]]></title><link>https://blog.youkuaiyun.com/JohnHe1994/article/details/79729771</link><guid>https://blog.youkuaiyun.com/JohnHe1994/article/details/79729771</guid><author>JohnHe1994</author><pubDate>Wed, 28 Mar 2018 16:43:38 +0800</pubDate><description><![CDATA[调Q，是实现激光“脉冲输出”的重要手段。任何一个储能系统，在正常情况下能量都会慢慢泄露。Q值，描述的是系统（如谐振子、谐振腔等）在特定频率处持有能量的能力。如果系统能量是E，其泄露功率是P，则显然E/P越大，其持有能量的能力就越高。因为E/P具有时间的量纲，故通常定义Q值为无量纲量，这里的是所关心的“特定频率”，E和P也是针对该频率的值。所谓“调Q”，就是调节系统（在指定频率处）的能量持有能力，从...]]></description><category></category></item><item><title><![CDATA[串行加法器 并行加法器 超前进位加法器]]></title><link>https://blog.youkuaiyun.com/JohnHe1994/article/details/79709711</link><guid>https://blog.youkuaiyun.com/JohnHe1994/article/details/79709711</guid><author>JohnHe1994</author><pubDate>Tue, 27 Mar 2018 14:05:55 +0800</pubDate><description><![CDATA[1.串行加法器串行加法器即加法器执行位串行行操作，利用多个时钟周期完成一次加法运算，即输入操作数和输出结果方式为随时钟串行输入/输出。位并行加法器速度高，但是占用资源多。在许多实际应用中并不需要这样高的速度，而是希望减少硬件资源占用率，这时就可以使用位串行加法器。在串行加法器中，只有一个全加器，数据逐位串行送入加法器进行运算，如图所示。图中FA是全加器，A、B是两个具有右移功能的寄存器，C为进位触...]]></description><category></category></item><item><title><![CDATA[FPGA之流水线算法实现八位加法器]]></title><link>https://blog.youkuaiyun.com/JohnHe1994/article/details/79703672</link><guid>https://blog.youkuaiyun.com/JohnHe1994/article/details/79703672</guid><author>JohnHe1994</author><pubDate>Mon, 26 Mar 2018 20:56:11 +0800</pubDate><description><![CDATA[1.普通方法实现八位加法器/*******************8位加法器(非流水线)***********************/
module adder_nonpipe(cout, sum, ina, inb, cin, enable);

output cout;
output [7:0] sum;
input [7:0] ina, inb;
input cin, enable;

r...]]></description><category></category></item><item><title><![CDATA[FPGA时序分析的几个重要参数（Tpd Tsu Thold Tco）]]></title><link>https://blog.youkuaiyun.com/JohnHe1994/article/details/79641280</link><guid>https://blog.youkuaiyun.com/JohnHe1994/article/details/79641280</guid><author>JohnHe1994</author><pubDate>Wed, 21 Mar 2018 15:57:01 +0800</pubDate><description><![CDATA[综合时序图：Tpd ： propagation delay . I/O pin input to non-registered output delay. The time required for a signal on any I/O pin input to propagate through the combinatorial logic in a macrocell and appear...]]></description><category></category></item><item><title><![CDATA[FPGA之流水线算法]]></title><link>https://blog.youkuaiyun.com/JohnHe1994/article/details/79640611</link><guid>https://blog.youkuaiyun.com/JohnHe1994/article/details/79640611</guid><author>JohnHe1994</author><pubDate>Wed, 21 Mar 2018 15:18:02 +0800</pubDate><description><![CDATA[PC 世界永恒不变的信条就是提高性能，其中一个方法就是提高系统的时钟频率。在另外一篇 blog 静态时序分析 STA 中已经总结过了，限制系统最大工作频率的因素有很多，设计者能够控制的是 DFF 之间的组合逻辑的时延 Tcomb，降低最大时延路径（关键路径，critical path）的时延 Tcomb，就可以提高系统的工作频率。如何降低呢？方法就是流水线（pipeline）。Pipeline I...]]></description><category></category></item></channel></rss>