<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[Jefferymeng的博客]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/Jefferymeng</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; Jefferymeng]]></copyright><item><title><![CDATA[High-Efficiency Low-Voltage DC-DC Conversion for Portable Applications]]></title><link>https://blog.youkuaiyun.com/Jefferymeng/article/details/128448594</link><guid>https://blog.youkuaiyun.com/Jefferymeng/article/details/128448594</guid><author>Jefferymeng</author><pubDate>Mon, 26 Dec 2022 19:57:24 +0800</pubDate><description><![CDATA[开关电容转换器，High-Efficiency Low-Voltage DC-DC Conversion for Portable Applications]]></description><category></category></item><item><title><![CDATA[【DCDC转换器】BUCK电路的演进]]></title><link>https://blog.youkuaiyun.com/Jefferymeng/article/details/128448471</link><guid>https://blog.youkuaiyun.com/Jefferymeng/article/details/128448471</guid><author>Jefferymeng</author><pubDate>Mon, 26 Dec 2022 19:43:31 +0800</pubDate><description><![CDATA[本文将是对BUCK型DCDC转换器的起步介绍，从BUCK电路模型的建立出发，可以对转换器原理有更清晰的认识。其次对三种不同类型开关电源转换器的原理进行计算，转换器的原理基本是类似的，相同的分析方法可以套用在其他模型上。最后引入了开关电容DCDC转换器，即电荷泵类型的转换器。]]></description><category></category></item><item><title><![CDATA[（电赛）数字信号发生方案和dds芯片选型经验]]></title><link>https://blog.youkuaiyun.com/Jefferymeng/article/details/125652631</link><guid>https://blog.youkuaiyun.com/Jefferymeng/article/details/125652631</guid><author>Jefferymeng</author><pubDate>Thu, 07 Jul 2022 13:56:31 +0800</pubDate><description><![CDATA[电赛经验总结贴，围绕dds dac芯片原理解读，dds芯片选型指南，程控幅度调节方案汇总]]></description><category></category></item><item><title><![CDATA[在VIVADO上实现的非常简易的RISC-V CPU设计（来自《Verilog数字系统设计》夏宇闻著）]]></title><link>https://blog.youkuaiyun.com/Jefferymeng/article/details/124282429</link><guid>https://blog.youkuaiyun.com/Jefferymeng/article/details/124282429</guid><author>Jefferymeng</author><pubDate>Tue, 19 Apr 2022 20:58:45 +0800</pubDate><description><![CDATA[在VIVADO上实现的非常简易的RISC-V CPU设计，来自北航夏宇闻老师编著的《Verilog数字系统设计教程》。 VIVADO、modelsim、RISC-V CPU ]]></description><category></category></item><item><title><![CDATA[用FPGA实现dds的方案详解（保姆级入门教学）（VIVADO18.3、quartus13.1）]]></title><link>https://blog.youkuaiyun.com/Jefferymeng/article/details/123655576</link><guid>https://blog.youkuaiyun.com/Jefferymeng/article/details/123655576</guid><author>Jefferymeng</author><pubDate>Tue, 22 Mar 2022 17:05:02 +0800</pubDate><description><![CDATA[最近在整理电脑文件，发现之前准备电赛时写的程序太占用内存了，准备删掉。趁删掉之前，我打算记录一些在网站上，对当时的学习历程进行一些总结和回顾。
当时电赛所采用的fpga是因特尔的CycloneIV，软件是quartus，但现在因为课程需要，打算在vivado上也进行重新实现，希望能够对vivado更加熟悉一些。这两者的方法都会在下面的文章中进行体现。当然，程序对两者是完全相同的，我们充分体会到了fpga的可移植性和便利性。
以下我的理解都很浅显，大家谨慎观看，欢迎批评指正。
利用fpga实现dds输出的方案]]></description><category></category></item><item><title><![CDATA[python编程100+题41—50（第五天）]]></title><link>https://blog.youkuaiyun.com/Jefferymeng/article/details/123607824</link><guid>https://blog.youkuaiyun.com/Jefferymeng/article/details/123607824</guid><author>Jefferymeng</author><pubDate>Sun, 20 Mar 2022 10:52:00 +0800</pubDate><description><![CDATA[python编程100题41—50（第五天）
自学python提高编程能力（第四天）
以下为python编程100题，来自github，原文链接如下：
https://github.com/zhiwehu/Python-programming-exercises/blob/master/100%2B%20Python%20challenging%20programming%20exercises.txt
文章的最后是一些知识点总结和提示
完成这些题目的基础上，进行了一些题目要求的翻译理解；添加了自己理解的注]]></description><category></category></item><item><title><![CDATA[数字系统设计实验七（完结）：verilog实现简易饮料贩售机]]></title><link>https://blog.youkuaiyun.com/Jefferymeng/article/details/123607557</link><guid>https://blog.youkuaiyun.com/Jefferymeng/article/details/123607557</guid><author>Jefferymeng</author><pubDate>Sun, 20 Mar 2022 09:18:27 +0800</pubDate><description><![CDATA[用verilog实现建议的饮料自动贩售机]]></description><category></category></item><item><title><![CDATA[数字系统设计实验六：用verilog实现4位led译码器电路]]></title><link>https://blog.youkuaiyun.com/Jefferymeng/article/details/123607529</link><guid>https://blog.youkuaiyun.com/Jefferymeng/article/details/123607529</guid><author>Jefferymeng</author><pubDate>Sun, 20 Mar 2022 09:11:34 +0800</pubDate><description><![CDATA[用verilog实现4位led译码器电路]]></description><category></category></item><item><title><![CDATA[数字系统设计实验五：verilog的延时仿真]]></title><link>https://blog.youkuaiyun.com/Jefferymeng/article/details/123607487</link><guid>https://blog.youkuaiyun.com/Jefferymeng/article/details/123607487</guid><author>Jefferymeng</author><pubDate>Sun, 20 Mar 2022 09:06:58 +0800</pubDate><description><![CDATA[verilog的延时仿真设计]]></description><category></category></item><item><title><![CDATA[数字系统设计实验四：verilog的moore型状态机设计]]></title><link>https://blog.youkuaiyun.com/Jefferymeng/article/details/123607459</link><guid>https://blog.youkuaiyun.com/Jefferymeng/article/details/123607459</guid><author>Jefferymeng</author><pubDate>Sun, 20 Mar 2022 09:02:40 +0800</pubDate><description><![CDATA[verilog设计状态机（摩尔型）]]></description><category></category></item><item><title><![CDATA[数字系统设计实验三：查找真值表实现加法器]]></title><link>https://blog.youkuaiyun.com/Jefferymeng/article/details/123607423</link><guid>https://blog.youkuaiyun.com/Jefferymeng/article/details/123607423</guid><author>Jefferymeng</author><pubDate>Sun, 20 Mar 2022 08:58:52 +0800</pubDate><description><![CDATA[verilog数字系统设计：查找真值表实现加法器]]></description><category></category></item><item><title><![CDATA[数字系统设计实验二：Verilog HDL门级描述方式]]></title><link>https://blog.youkuaiyun.com/Jefferymeng/article/details/123607396</link><guid>https://blog.youkuaiyun.com/Jefferymeng/article/details/123607396</guid><author>Jefferymeng</author><pubDate>Sun, 20 Mar 2022 08:54:25 +0800</pubDate><description><![CDATA[1.问题主干：
用Verilog HDL门级描述方式描述如下图所示的电路。

2.问题分析：
由上述电路图可以分析得到，共有4个三输入与门（其中有一个只有两个输入，实际是而输入与门），一个四输入或门，以及两个反相器。
门级的电路描述风格是不需要知道关系表达式的，在已知电路的前提下，通过简单的调用基本门ip即可实现这个电路的描述，并且代码与电路描述是一一对应的。
在代码中实现这个门级电路比较简单，反相器：not(a_n,a)；三输入与门：and(out,a,b,c)；三输入或门：or(out,a,b,c,d)]]></description><category></category></item><item><title><![CDATA[数字系统设计实验一：区别begin_end和fork_join块]]></title><link>https://blog.youkuaiyun.com/Jefferymeng/article/details/123607317</link><guid>https://blog.youkuaiyun.com/Jefferymeng/article/details/123607317</guid><author>Jefferymeng</author><pubDate>Sun, 20 Mar 2022 08:51:02 +0800</pubDate><description><![CDATA[以下在数字系统设计（verilog）学习过程中联系过的实验，在这里进行记录。
1.问题主干：
区别begin-end与fork-join语句块，并生成特定信号波形。

2.内容分析：
Begin_end是串行块，其中每条语句是按顺序从上至下工作；而fork_join是并行块，其中每条语句是并行执行的。
与一般对硬件电路工作原理的理解不同，begin_end是可以综合的，即可以生成对应的硬件电路；而fork_join是不能综合的，没有对应的硬件电路，一般仅在testbench文件中使用来进行测试使用。
Beg]]></description><category></category></item><item><title><![CDATA[python编程100+题31—40（第四天）]]></title><link>https://blog.youkuaiyun.com/Jefferymeng/article/details/123591167</link><guid>https://blog.youkuaiyun.com/Jefferymeng/article/details/123591167</guid><author>Jefferymeng</author><pubDate>Sat, 19 Mar 2022 14:41:48 +0800</pubDate><description><![CDATA[python编程100题31—40（第四天）
自学python提高编程能力（第四天）
以下为python编程100题，来自github，原文链接如下：
https://github.com/zhiwehu/Python-programming-exercises/blob/master/100%2B%20Python%20challenging%20programming%20exercises.txt
文章的最后是一些知识点总结和提示
完成这些题目的基础上，进行了一些题目要求的翻译理解；添加了自己理解的注]]></description><category></category></item><item><title><![CDATA[python编程100+题21—30（第三天）]]></title><link>https://blog.youkuaiyun.com/Jefferymeng/article/details/123557722</link><guid>https://blog.youkuaiyun.com/Jefferymeng/article/details/123557722</guid><author>Jefferymeng</author><pubDate>Fri, 18 Mar 2022 09:37:30 +0800</pubDate><description><![CDATA[python编程100题21—30（第三天）
自学python提高编程能力（第三天）
以下为python编程100题，来自github，原文链接如下：
https://github.com/zhiwehu/Python-programming-exercises/blob/master/100%2B%20Python%20challenging%20programming%20exercises.txt
文章的最后是一些知识点总结和提示
完成这些题目的基础上，进行了一些题目要求的翻译理解；添加了自己理解的注]]></description><category></category></item><item><title><![CDATA[python编程100+题11—20（第二天）]]></title><link>https://blog.youkuaiyun.com/Jefferymeng/article/details/123539085</link><guid>https://blog.youkuaiyun.com/Jefferymeng/article/details/123539085</guid><author>Jefferymeng</author><pubDate>Thu, 17 Mar 2022 14:53:28 +0800</pubDate><description><![CDATA[**
python编程100题11—20（第二天）
自学python提高编程能力（第二天）
以下为python编程100题，来自github，原文链接如下：
https://github.com/zhiwehu/Python-programming-exercises/blob/master/100%2B%20Python%20challenging%20programming%20exercises.txt
文章的最后是一些知识点总结和提示
完成这些题目的基础上，进行了一些题目要求的翻译理解；添加了自己理]]></description><category></category></item><item><title><![CDATA[python编程100+题1—10（第一天）]]></title><link>https://blog.youkuaiyun.com/Jefferymeng/article/details/123531103</link><guid>https://blog.youkuaiyun.com/Jefferymeng/article/details/123531103</guid><author>Jefferymeng</author><pubDate>Wed, 16 Mar 2022 22:49:03 +0800</pubDate><description><![CDATA[自学python提高编程能力（第一天）
以下为python编程100题，来自github，原文链接如下：
https://github.com/zhiwehu/Python-programming-exercises/blob/master/100%2B%20Python%20challenging%20programming%20exercises.txt
完成这些题目的基础上，添加了自己理解的注释和出过的错误，请同样学习的朋友们指正！
QUESTION1
'''
Question 1
Level 1

]]></description><category></category></item><item><title><![CDATA[XJTU大计基第一周至第五周基础知识思维导图]]></title><link>https://blog.youkuaiyun.com/Jefferymeng/article/details/106678030</link><guid>https://blog.youkuaiyun.com/Jefferymeng/article/details/106678030</guid><author>Jefferymeng</author><pubDate>Thu, 11 Jun 2020 00:14:21 +0800</pubDate><description><![CDATA[终于把思维导图完成了！
可以对照参考，查漏补缺，巩固基础知识。
祝愿大家考试顺利！
第一章：计算机系统

第二章：信息表示与编码

第三周：硬件系统构造

第四章：操作系统基础

第五章：网络技术与应用

我没办法直接往上面发文件，所以只好发图片了，希望是比较清晰的！

...]]></description><category></category></item><item><title><![CDATA[XJTU第十四周大计基编程作业]]></title><link>https://blog.youkuaiyun.com/Jefferymeng/article/details/106344041</link><guid>https://blog.youkuaiyun.com/Jefferymeng/article/details/106344041</guid><author>Jefferymeng</author><pubDate>Tue, 26 May 2020 00:53:15 +0800</pubDate><description><![CDATA[1.	
自定义排序
________________________________________
有一个包含奇数个项的整数序列，请编程按照以下规则排序：最大值排在中间，最小值排在最左，中值排在最右，其它值清为0。输入2行，第一行n表示要输入的数的个数，n是奇数。第二行输入的n个数。输出，排序后的数组，数据空格分隔，最后一个数据后面没有空格。
输入样例：
5
12 20 9 88 32
输出样例：
9 0 88 0 20
________________________________________
样]]></description><category></category></item><item><title><![CDATA[XJTU第十三周大计基编程作业]]></title><link>https://blog.youkuaiyun.com/Jefferymeng/article/details/106343839</link><guid>https://blog.youkuaiyun.com/Jefferymeng/article/details/106343839</guid><author>Jefferymeng</author><pubDate>Mon, 25 May 2020 22:34:01 +0800</pubDate><description><![CDATA[1.
字符线性表
________________________________________
创建一个字符线性表（顺序表），并实现其基本操作（如插入，查找，删除，输出等）。应用该线性表，将键盘输入的一行字符插入表中，然后输出表中所有字符及表长；再输入一个字符，从表中删除该字符（重复出现应进行多次删除），最后再次输出表中所有字符及表长。
输入样例：
ABCBBDEF 12XYZBA
B
输出样例：
ABCBBDEF 12XYZBA
16
ACDEF 12XYZA
12

样例输入：
A BCBBDEF ]]></description><category></category></item></channel></rss>