ARM-A架构入门基础（四）Cache

14天学习训练营导师课程：周贺贺《ARMv8/ARMv9架构-快速入门》

1. 定义

Cache是ARM中一块可高速访问的内存块，每块cache包含：

1. 主要的内存地址信息；
2. 缓存数据。

2. Cache模型

速度方面：L1 cache > L2 cache > L3 cache
容量方面：L1 cache < L2 cache < L3 cache

多级Cache工作流程：
当CPU试图从某地址载入数据时，首先从L1 cache中查询是否命中，如果命中则把数据返回给CPU，如果L1 cache缺失，则继续从L2 cache中查找。当L2 cache命中时，数据会返回给L1 cache及CPU。如果L2 cache中也缺失，很遗憾，我们需要从主存中加载数据，将数据返回给L2 cache、L1 cache和CPU。这种多级cache的工作方式称为inclusive cache（某一地址的数据可能存在多级缓存中）。与inclusive cache对应的是exclusive cache，这种cache保证某一地址的数据缓存只会存在于多级cache的其中一级，也就是说任意地址的数据不可能同时在L1和L2 cache中。

3. 术语和基本概念

Tag是存储