Verilog学习--移位操作符、原码补码

原创已于 2022-09-16 10:20:25 修改 · 1.9k 阅读

1 ·

CC 4.0 BY-SA版权

文章标签：

#verilog

于 2021-07-05 11:16:25 首次发布

本文详细讲解了有符号数的原码和补码概念，重点阐述了正负数的补码运算规则，并展示了如何在Verilog中进行数值存储和算术逻辑操作，包括移位操作的有无符号区别。通过实例解析，帮助读者掌握补码在编程中的实际运用。

原码与补码

有符号数，在代码中可以使用十进制数赋值给有符号数，在电路中，数值按照补码形式存储

正数的补码：是其本身
负数的补码：除符号位外，其余位取反，然后+1

reg signed [3:0] a, b;

a = 4'd6;	//原码为 0110，补码为 0110
b = -4'd6;	//原码为 1110 ->反码为 1001 ->补码为 1010

补码的补码是原码

算术操作符

将负数赋值给reg或其他无符号变量使用二进制补码
如果操作数的某一位是x或z,则结果为x

逻辑操作符

如果操作数的任意一位为x或z，则其等价于逻辑不确定x
如果操作数全为0，其逻辑值为0
如果操作数有一位为1，其逻辑值为1

reg a = 4'b0011;	//逻辑值为 1
reg b = 4'b10xz;	//逻辑值为 1
reg c = 4'b0z0x;	//逻辑值为 x

根据这个例子，1的优先级更高

移位操作符

在Verilog中，移位操作符有两种，逻辑操作符>>和算术操作符>>>

无符号数：算术右移和逻辑右移没有区别，都是左侧补0
有符号数
- 逻辑右移，左侧补0
- 算术右移，符号为1则补1，符号为0则补0

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

行走的BUG永动机

关注关注

2
点赞
踩
1

收藏

觉得还不错? 一键收藏
2
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

verilog学习笔记（持续更新）

weixin_42123710的博客

04-16

2289

文章目录第二章 Verilog 基础知识2.1 Verilog HDL语言要素2.1.1 空白符2.1.2 注释符2.1.3 标识符2.1.4 关键字2.1.5 数值2.2 数据类型连线型寄存器型2.3 [运算符](https://www.cnblogs.com/anne-vista/archive/2013/04/04/2999544.html)和表达式2.3.1 算术操作符2.3.2 关系操作符2.3.3 相等关系操作符2.3.4 逻辑运算符2.3.5 按位操作符2.3.6 规约操作符2.3.7 移位操

Verilog——补码转换

weixin_41788560的博客

06-21

1万+

补码转换：正数补码与原码相同；负数补码转换方法是符号位不变，幅度位按位取反加一

2 条评论您还未登录，请先登录后发表或查看评论

Verilog HDL——移位运算符

热门推荐

proton_boke的博客

03-06

8万+

Verilog HDL学习笔记——语法

EDA/PLD中的Verilog HDL移位操作符

12-09

移位操作符有:* > (右移)　　移位操作符左侧操作数移动右侧操作数表示的次数，它是一个逻辑移位。空闲位添0补位。如果右侧操作数的值为x或z, 移位操作的结果为x。假定:reg [0：7] Qreg；. . .Qreg = 4'b0111;那么:Qreg >> 2 是 8'b0000_0001　　Verilog HDL中没有指数操作符。但是，移位操作符可用于支持部分指数操作。例如，如果要计算ZNumBits的值，可以使用移位操作实现，例如:32'b1 18; 如果真, Grade_A 赋值为Student; 如果Marks < =18, Grade_C 赋值为Student。下面为另一实例：

Verilog HDL 数值运算

weixin_43802726的博客

11-26

1192

数字系统中的数分为无符号数和有符号数两种类型。无符号数的每位都是数值位，每位都有固定的权值。有符号数采用“符号位+数值”的形式表示，其中符号位为 0 时表示正数，为 1 时表示负数。有符号数有原码、反码和补码三种表示方法。为了便于运算，数字系统中的有符号数用补码表示。Verilog HDL 规定，当表达式中的任意一个操作数为无符号数时，其他操作数会被当作无符号数处理，并且运算结果也为无符号数。

＜Verilog＞语法技巧：数据位操作

杰克拉力船长个人博客

08-14

5462

＜Verilog＞数据位操作：移位、位拼接、动态/静态位截取

verilog 移位操作符

qq_36613247的博客

06-28

7092

移位操作符包括左移（），算术左移（）。移位操作符是双目操作符，两个操作数分别表示要进行移位的向量信号（操作符左侧）与移动的位数（操作符右侧）。算术左移和逻辑左移时，右边低位会补 0。逻辑右移时，左边高位会补 0；而算术右移时，左边高位会补充符号位，以保证数据缩小后值的正确性。移位有时候还可以代替乘除法。A = 4'b1100 ; B = 4'b0010 ; A = A >> 2 ; //结果为 4'b0011 A = A ...

补码的意义及Verilog中的补码定点小数计算

king阿金

11-22

4432

目录 1.原码，反码，补码 2.补码的意义 3.Verilog中的补码运算与定点小数 3.1补码定点小数的加减运算 3.2补码定点小数的乘除运算 3.3对运算的结果近似截取一定位宽 3.4实际应用中的例子 1.原码，反码，补码原码：n位的二进制数，最高位为符号位，正数为0，负数为1。剩下的n-1位表示该数的绝对值反码：原码的符号位不变，正数不变，负数按位取反补码：反码正...

verilog中移位操作时，有符号数和无符号数的区别

FPGA入门到跑路

05-15

2926

前面OFDM 802.11a的FPGA实现中的文章在涉及到加窗操作的时候，使用到了移位操作，但是没有考虑到有符号数的问题，今天发现了这一问题，特详细对verilog中移位操作时，有符号数和无符号数的区别进行讲解，并且设计补码、反码、原码的知识。在verilog中有时会用signed修饰符来修饰定义的数据，运算的时候也会用signed（）任务来强制转换数据，那么signed的修饰是为什么呢，是为了区分有符号数和无符号数的加法和乘法吗？

详细说明取负操作 -：对补码数值进行二进制取反加1操作并举例展示

最新发布

09-04

我们详细说明取负操作在补码体系中的实现，即“取反加1”操作，并举例展示。补码表示法中，一个负数的二进制表示是其正数表示的“取反（按位取反）再加1”...> 注：在Verilog中，`-` 操作符会自动综合为取反加1电路

verilog 负数移位

08-31

- *2* *3* [Verilog学习--移位操作符、原码补码](https://blog.youkuaiyun.com/I_learn_code/article/details/118486158)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_...

System Verilog学习1——数据类型

bjc15050103的博客

12-22

1484

相比于Verilog语言将寄存器类型reg以及线网型类型wire区分开来，SV中引入了logic，而logic只是单纯的赋予变量，用于软件环境构建，在验证语言中不需要刻意去划分reg以及wire。与logic相对应的是bit,它们均为矢量类型，区别在于： logic是四值逻辑，0，1，X，Z bit是二值逻辑，0，1 在硬件环境里一般用logic,在软件环境里用bit 四值逻辑类型：integer logic reg net-type(例如 wire tri) 二值逻辑...

verilog中的有符号数---原码、反码、补码

weixin_45759958的博客

04-19

5391

1.废话：在进行项目编写的时候发现需要用到补码以表示负数，即使用有符号数。 2.正题： ① 有符号数与无符号数 verilog中的 wire、reg 型变量未特殊申明的情况下默认为无符号数类型；例如： wire [4:0] a = 5'b10110; reg [4:0] b = 5'b11011; 其大小转换为十进制规则为：而对于有符号数类型，则需在申明时额外加上 signed 申明，其为二进制格式下的补码表示形式；例如： wire signed [4:0] a ; r

verilog移位与拼接实现

gaibian2017的博客

10-10

702

verilog移位操作

verilog中采用{}移位的理解

Welcome

08-14

4724

这里写一个简单的例子： reg[2:0] led; always @(posedge clk or negedge reset) begin if(!reset) led <= 3'b001; else led <= {led[1:0],1'b0}; end 主要在代码：led 这里{led[1:0],1'b0}组成了一个新的3bit数据：将led[1:0]和

Verilog学习笔记（三）变量与操作符

bjwhile的博客

03-31

658

Verilog学习笔记文章目录Verilog学习笔记前言一、变量1.1网络数据类型wire,tri1.2寄存器类型reg1.3Memory型二、操作符号2.1逻辑运算符：2.2关系运算符：2.3等式运算符2.4移位运算符2.5位拼接运算符2.6缩减运算符2.7关键词三、赋值语句3.1非阻塞赋值3.2阻塞式赋值总结前言本次主要介绍一些常用的变量类型和操作符，变量和操作符是操作语句的重要组成。一、变量 1.1网络数据类型wire,tri wire,tri两者语法功能相同 wire用于单个门驱动或连

Verilog中负数的存在形式

weixin_30323961的博客

05-23

4374

　　在Verilog中，负数是以补码的形式存在的，当要使用是，需要现转化成原码的形式。转载于:https://www.cnblogs.com/lovexz/p/6894623.html

两数之差的补码等于被减数的补码与减数相反数的补码。_硬件探析之补码

weixin_39789370的博客

11-24

561

一、前言图 1 ——摘自《FPGA那些事--时序篇》二、正文我们先看一下数电课本的一般性介绍：图 2以上介绍简单粗暴，对于正数：原码 = 反码 = 补码 = 该数的二进制表示再加上符号位0对于负数：原码 = {1, 该数的二进制表示} 这里使用...

verilog 移位运算符说明_Verilog HDL基础教程之：数据类型和运算符

weixin_39874379的博客

01-12

2273

6.移位运算符在Verilog HDL中有两种移位运算符。：(左移位运算符)>>：(右移位运算符)其使用方法如下：a >> n;a n;a代表要进行移位的操作数，n代表要移几位。这两种移位运算都用0来填补移出的空位。下面举例说明：module shift;reg [3:0] start, result;initial beginstart = 1; //start在初始时...