Verilog学习--移位操作符、原码补码

行走的BUG永动机 行走的BUG永动机 博客等级 墨衍会员 · AI 创作全网分发 墨衍智能分发 本文由作者通过墨衍一键同步至各平台 1分发平台 2k累计阅读 2.1k平均单平台 已同步平台 优快云 微信公众号 微博 知乎 掘金 百家号 博客园 抖音 小红书 你的文章也可以这样分发 墨衍会员 ¥399起/年，写一次发全网 我也要 码龄7年
关注
原创 2022-09-16 10:20:25 2k 阅读 AI 写同款· GEO 优化 ›
＜Verilog＞ 语法技巧：数据位操作 ＜Verilog＞ 数据位操作：移位、位拼接、动态/静态位截取 阅读详情

原码与补码

有符号数，在代码中可以使用十进制数赋值给有符号数，在电路中，数值按照补码形式存储

  • 正数的补码：是其本身
  • 负数的补码：除符号位外，其余位取反，然后+1
reg signed [3:0] a, b;

a = 4'd6;	//原码为 0110，补码为 0110
b = -4'd6;	//原码为 1110 ->反码为 1001 ->补码为 1010

补码的补码是原码

算术操作符

  • 将负数赋值给reg或其他无符号变量使用二进制补码
  • 如果操作数的某一位是x或z,则结果为x

逻辑操作符

  • 如果操作数的任意一位为x或z，则其等价于逻辑不确定x
  • 如果操作数全为0，其逻辑值为0
  • 如果操作数有一位为1，其逻辑值为1
reg a = 4'b0011;	//逻辑值为 1
reg b = 4'b10xz;	//逻辑值为 1
reg c = 4'b0z0x;	//逻辑值为 x

根据这个例子，1的优先级更高

移位操作符

在Verilog中，移位操作符有两种，逻辑操作符>>和算术操作符>>>

  • 无符号数：算术右移和逻辑右移没有区别，都是左侧补0
  • 有符号数
    • 逻辑右移，左侧补0
    • 算术右移，符号为1则补1，符号为0则补0
标签
#verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
Verilog移位运算符 在Verilog HDL中，有两种运算符，分别是左移运算符和右移运算符。 阅读详情

相关推荐

别再只看读写速度了！聊聊手机闪存eMMC、UFS3.1和SSD背后的功耗与体积玄学

本文深入探讨手机闪存技术eMMC、UFS3.1和SSD在功耗与体积设计上的关键差异。通过对比接口技术、封装工艺和温度管理，揭示移动存储如何在有限空间内平衡性能与能效，为消费者提供选购参考。重点关注UFS3.1的差分信号设计和全双工架构带来的显著优势。

weixin_27061475的博客 449

Verilog负数赋值与加法运算

Verilog中默认reg和wire中存放的是>=0的数，如果要存放一个负数需要加关键字signed，下面通过一个自加器的Modelsim仿真来了解一下如果不加signed直接赋值会发生什么。

Huamoooooogu的博客 7675

揭秘Coze图生图隐藏玩法：用Excel批量生成100+电商主图（扣子插件进阶教程）

本文深入解析了如何利用Coze（扣子）的图像生成插件实现电商主图的批量自动化生产。通过将Excel数据源、参数化提示词模板与参考图风格相结合，构建了一套高效的企业级解决方案，能够快速为海量SKU生成风格统一的高质量图片，大幅提升电商运营效率。

theta的博客 435

verilog中的有符号数---原码、反码、补码

1.废话：在进行项目编写的时候发现需要用到补码以表示负数，即使用有符号数。 2.正题： ① 有符号数与无符号数 verilog中的 wire、reg 型变量未特殊申明的情况下默认为无符号数类型； 例如： wire [4:0] a = 5'b10110; reg [4:0] b = 5'b11011; 其大小转换为十进制规则为： 而对于有符号数类型，则需在申明时额外加上 signed 申明，其为二进制格式下的补码表示形式； 例如： wire signed [4:0] a ; r

weixin_45759958的博客 5595

大疆无人机图像传输延时优化全解析：从Lightbridge到OcuSync的实战技巧

本文深入解析大疆无人机图像传输延时优化，对比Lightbridge与OcuSync两大核心通信协议的技术差异与实战表现。文章详细拆解了从传感器采集到屏幕显示的完整延时链条，并提供了从环境频段选择、硬件升级到软件设置的全方位优化技巧，帮助飞手与开发者显著降低图传延时，提升操控体验与作业效率。

weixin_29163857的博客 306

Java 开发 修改【冒险岛 079 私服】完整学习流程

第 1-2 天：环境搭建 + 运行原版 079 服务端，能正常登录游戏；第 3-4 天：纯配置文件修改，掌握倍率、属性、怪物、道具的修改，改出第一个「百倍经验私服」；第 5-10 天：Java 代码基础修改，掌握 Player/Skill/Monster 核心类的修改，实现技能无冷却、一刀秒怪、升级满属性；第 11-20 天：Java 代码进阶修改，掌握业务逻辑修改，实现死亡不掉经验、自动捡物、装备强化无失败；第 21-30 天。

萧曳丶 3903

Verilog HDL 数值运算

数字系统中的数分为无符号数和有符号数两种类型。无符号数的每位都是数值位，每位都有固定的权值。有符号数采用“符号位+数值”的形式表示，其中符号位为 0 时表示正数， 为 1 时表示负数。有符号数有原码、反码和补码三种表示方法。为了便于运算，数字系统中的有符号数用补码表示。Verilog HDL 规定，当表达式中的任意一个操作数为无符号数时，其他操作数会被当作无符号数处理，并且运算结果也为无符号数。

weixin_43802726的博客 1336

【YOLO26实战全攻略】10——YOLO26+SAM3实战：从检测到像素级分割的全流程指南（含PCB缺陷检测案例）

本文聚焦YOLO26与SAM3的融合应用，系统讲解“检测+分割”的三种核心模式：YOLO26原生分割（轻量高效）、YOLO26检测+SAM3精细分割（精度极致）、SAM3自动标注+YOLO26蒸馏（低成本冷启动）。从环境搭建、数据集准备、模型训练、性能优化到边缘部署，提供 step-by-step 实操教程，配套完整可运行代码与执行结果。结合虚拟PCB缺陷检测案例，展示像素级缺陷识别与几何参数测量的工业级应用流程。本文兼顾新手入门与进阶提升，注重实用价值，读者可直接参考搭建自己的分割系统。

专注于人工智能、软件开发、工控自动化、工厂数字化及智能化等领域，希望和大家共同进步！ 626

补码的意义及Verilog中的补码定点小数计算

目录 1.原码，反码，补码 2.补码的意义 3.Verilog中的补码运算与定点小数 3.1补码定点小数的加减运算 3.2补码定点小数的乘除运算 3.3对运算的结果近似截取一定位宽 3.4实际应用中的例子 1.原码，反码，补码 原码：n位的二进制数，最高位为符号位，正数为0，负数为1。剩下的n-1位表示该数的绝对值 反码：原码的符号位不变，正数不变，负数按位取反 补码：反码正...

king阿金 4544

YOLO26改进目录一览 | 涉及卷积层、轻量化、注意力、损失函数、Backbone、SPPF、Neck、检测头等全方位改进

1️⃣ 什么！不知道如何改进模型⁉️ 本专栏已更新260多种不同的改进方法，所使用并改进的每一个模块均包含详细的模块分析、原理讲解、个人总结、多种改进方式以及完整的修改流程，所有改进100%可直接运行，性价比极高。2️⃣ 找不到合适的模块⁉️ 所有改进点均为近三年顶会，顶刊提出的先进算法，将其融入到中，并进行二次创新，新颖度高，创新度高，能够适应不同的任务场景。3️⃣ 不确定自己改进的步骤、结果是否正确⁉️ 订阅专栏即可进群享受模型训练、模型改进、论文写作、投稿选刊，从入门到论文的各种答疑内容，非常适合新手

Limiiiing的博客 6398

RTA_OS基础功能讲解 2.6-资源锁和自旋锁

访问需要在任务和 ISR 之间共享的硬件或数据可能不可靠、不安全。这是因为当优先级较低的任务或 ISR 正在更新共享数据时，可能会发生任务或 ISR 抢占。这种情况被称为竞争条件，极难测试。访问共享数据的语句序列称为关键部分。要安全访问关键部分中引用的代码和数据，就需要执行互斥。换句话说，必须确保系统中没有其他任务或第 2 类 ISR 能够在关键部分期间抢占正在执行的任务。你可以将任务声明为非抢占式任务，这样就可以避免互斥问题。

本博客专注于嵌入式软件领域技术分享。 291

Verilog中的逻辑位移与算术位移的区别

在实际的信号编译中，在内存中是按照原码显示还是将其当作负数按照补码形式显示，本质上取决于定义数据的时候是否添加了负号，而于定义的数据本身无关如果想要实现算术位移，那么就要求在定义变量的时候将其定义为符号型变量。如果不加定义，Verilog中默认认为数据是无符号型的，就会导致算术位移仍然按照逻辑位移的方式执行。

qq_44771363的博客 505

从 VL02N 拣配到 ABAP 自动化，读懂 SD_DELIVERY_UPDATE_PICKING 的位置和风险

文章摘要：SAP SD模块中，SD_DELIVERY_UPDATE_PICKING函数模块用于处理出库交货单的拣配确认，更新交货项目的拣配数量。该函数适用于未启用WM/EWM的传统SD流程，能确保拣配状态与标准交货处理逻辑同步，比直接修改数据库更安全。但在S/4HANA Cloud等新环境中，应优先使用API_OUTBOUND_DELIVERY_SRV等公开发布接口。使用该函数时需注意参数完整性和按交货单整体处理的原则，避免逐项提交导致的数据不一致问题。（149字）

2007 年 ~ 2025 年，深耕 SAP 技术 18 年 248

Booth乘法器：从算法原理到硬件实现与优化

在数字电路与处理器设计中，乘法器是决定算术逻辑单元性能的核心引擎。其基本原理是将乘法运算转化为移位与加法操作，而Booth算法通过巧妙的编码规则，识别乘数中连续的‘1’或‘0’，将多次加法合并为更少的加减操作，从而在硬件层面显著提升速度、降低面积与功耗。这一技术价值在于高效处理补码乘法，天然支持有符号数运算，避免了额外的符号位处理。在应用场景上，Booth乘法器广泛应用于CPU、DSP及FPGA中，是实现高性能计算的关键。本文以Booth乘法器为例，深入解析其从算法推导、Verilog实现到Radix-4优

weixin_34267123的博客 692

STM32F407中文手册

STM32f407中文手册 本参考手册面向应用开发人员，提供有关使用 STM32F405xx/07xx、STM32F415xx/17xx、 STM32F42xxx 和 STM32F43xxx 微控制器存储器与外设的完整信息。STM32F405xx/07xx、STM32F415xx/17xx、STM32F42xxx 和 STM32F43xxx 构成一个微 控制器系列，各产品具有不同的存储器大小、封装和外设。有关订购信息以及器件的机械与电气特性，请参见数据手册。有关 ARM Cortex™-M4F 内核的信息，请参见《Cortex™-M4F 技术参考手册》。

老版QQ原生表情gif动态

这是老版的QQ表情，不过全是动态的的，Windows照片查看器是不会动的，可以右击用浏览器打开查看，再说一遍是老版的，只是分享给宁愿用老版也要动态的人。

Verilog学习笔记（三）变量与操作符

Verilog学习笔记 文章目录Verilog学习笔记前言一、变量1.1网络数据类型wire,tri1.2寄存器类型reg1.3Memory型二、操作符号2.1逻辑运算符：2.2关系运算符：2.3等式运算符2.4移位运算符2.5位拼接运算符2.6缩减运算符2.7关键词三、赋值语句3.1非阻塞赋值3.2阻塞式赋值总结 前言 本次主要介绍一些常用的变量类型和操作符，变量和操作符是操作语句的重要组成。 一、变量 1.1网络数据类型wire,tri wire,tri两者语法功能相同 wire用于单个门驱动或连

bjwhile的博客 697

IMSL CNL 7.0.0 (x86-64)Crack

IMSL CNL 7.0.0 (x86-64)Crack intel的算法库破解文件，这是C++版本的破解文件

Verilog中负数的存在形式

　　在Verilog中，负数是以补码的形式存在的，当要使用是，需要现转化成原码的形式。 转载于:https://www.cnblogs.com/lovexz/p/6894623.html

weixin_30323961的博客 4412

Verilog基础之十一、移位寄存器实现

移位寄存器SRL在工程中属于使用频率较高个模块，可用于存储数据，实现串并转换；根据数据移动方向可分为左移寄存器，右移寄存器，左移是向数据高位移动，右移是向数据低位移动。

zyp626的博客 4527

Verilog 关于负数

使用Verilog描述语言时，在编写含有负数判断的描述语言时，需要定义负数的数据类型。 一般的包含0以及0以上的正数寄存器只需声明 reg 即可； 用法：reg [ ]a; reg寄存器是最常用的寄存器类型，这种寄存器中只能存放无符号数。如果给reg中存入一个负数，通常会被视为正数！ 而对于是负数或者是存在负数的寄存器声明要使用 signed； 用法：reg sign...

5121

verilog 中关于负数的理解

首先要说的是，二进制中关于一个负数，它的补码应该是本身按位取反加1就可以得到，这个公式学过数字电路的人都知道，但是为什么按位取反加1就可以得到这个负数的补码？可能很多人都不知道。 那么，我们就来搞清楚它！ 要先入为主的引出一个概念，补码是什么？ 补码：在二进制中为了保证两个相反数相加=0，提出来了一个补码的概念。 eg：（-1）+（1）=0；用二进制怎么表示这个等式呢？ （1001）+（0001）= 0 ，嗯？怎么好像不对啊? 加起来不等于0啊...

笨蛋大乌龟的博客 1万+

[Verilog][初学]语法基础（3）各种运算符

做一些关于Verilog的简要笔记，方便日后快速复习，如有错漏希望您能够不吝赐教 算术运算符 + - * / % 加 减 乘 除 取模 如果操作数的某一位是x或者z，则结果为x 将负数赋值给reg或者其他无符号变量，则使用2的补码进行算术 逻辑运算符 &&、||、!、== 、!= 逻辑等和逻辑不等会有出现x的情况，因为有的时候左右比较值中会有不确定的情况 按位操...

Johnlllee的博客 1061

verilog 移位运算符 说明_Verilog HDL基础教程之：数据类型和运算符

6.移位运算符在Verilog HDL中有两种移位运算符。：(左移位运算符)>>：(右移位运算符)其使用方法如下：a >> n;a n;a代表要进行移位的操作数，n代表要移几位。这两种移位运算都用0来填补移出的空位。下面举例说明：module shift;reg [3:0] start, result;initial beginstart = 1; //start在初始时...

weixin_39874379的博客 2367

verilog 移位操作符

移位操作符包括左移（），算术左移（）。移位操作符是双目操作符，两个操作数分别表示要进行移位的向量信号（操作符左侧）与移动的位数（操作符右侧）。算术左移和逻辑左移时，右边低位会补 0。逻辑右移时，左边高位会补 0；而算术右移时，左边高位会补充符号位，以保证数据缩小后值的正确性。移位有时候还可以代替乘除法。A = 4'b1100 ; B = 4'b0010 ; A = A >> 2 ; //结果为 4'b0011 A = A ...

qq_36613247的博客 7280

Verilog 中的移位（算术移位, 逻辑移位, 循环移位）

（1）>>>（算术右移）与>>（逻辑右移）的区别： 逻辑右移就是不考虑符号位，右移一位，左边补零即可。算术右移需要考虑符号位，右移一位，若符号位为1，就在左边补1,；否则，就补0。 所以算术右移也可以进行有符号位的除法，右移,n位就等于除2的n次方。 例如，8位二进制数11001101分别右移一位。 逻辑右移就是[0]1100110算术右移就是[1]1100110 ...

Reborn Lee 10万+

[转帖]第5节 Verilog的运算符

来源：http://www.eefocus.com/html/08-01/31942s.shtml 第5节 Verilog 运算符 Verilog 运算符 Verilog自动截断或扩展赋值语句中右边的值以适应左边变量的长度。 当一个负数赋值给无符号变量如reg时，Verilog自动完成二进制补码计算。 算术操作符 + 加...

weixin_30567471的博客 329

Verilog HDL——移位运算符

Verilog HDL学习笔记——语法

proton_boke的博客 8万+

verilog中采用{}移位的理解

这里写一个简单的例子： reg[2:0] led; always @(posedge clk or negedge reset) begin if(!reset) led <= 3'b001; else led <= {led[1:0],1'b0}; end 主要在代码：led 这里{led[1:0],1'b0}组成了一个新的3bit数据： 将led[1:0]和

Welcome 4790
上一篇： Verilog学习--端口
下一篇： Verilog学习--UDP用户自定义原语
点赞 2
评论 2
书签 书签 1
行走的BUG永动机
行走的BUG永动机
博客等级 码龄7年 61粉丝 54原创
+ 关注
评论 2
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值