【转载】Cadence Design Entry HDL 使用教程
【Cadence01】Cadence PCB Edit相对延迟与绝对延迟的显示问题
【Cadence02】Allegro引脚焊盘Pin设置为透明
【Cadence03】cadence不小心删掉钢网层怎么办?
【Cadence04】一般情况下Allegro PCB设计时的约束规则设置(自己瞎写)
【Cadence06】cadence HDL原理图库添加封装
【Cadence09】Cadence PCB布线时的电源地操作
【Cadence12】总结--多层板PCB绘制、丝印调整以及生成GND
【Cadence13】Cadence HDL导出BOM并将网页数据导入Excle➕坐标文件
【Cadence14】Cadence HDL原理图创建时多个VCC或GND处理方法➕原理图对器件全局引脚Global Pins赋予网络并显示
【Cadence15】Cadence HDL原理图打印➕allegro打印装配层丝印的技巧
【Cadence16】Cadence HDL如何拷贝模版项目?
【Cadence19】如何由PCB导出symbol器件PCB封装
【Cadence22】将别人发的原理图和PCB库修改为自己的库,进而继续制图
【Cadence23】Cadence HDL原理图如何将两个不同的全局网络连接
【Cadence25】异形板框由DXF直接导入allegro
【Cadence27】HDL拷贝工程➕Allegro导出DXF和3D文件STP
【Cadence31】PCB放置器件布局和走线时栅格点Grid大小设置➕防天线效应走线
【Cadence32】PCB多层板电源、地平面层创建心得➕CM约束管理器Analyze分析显示设置➕“DP”报错DRC
目录
【背景】今天在布PCB板时,无意发现器件有一个“ALT Symbol”的封装,后询问师傅得知,此为在制作封装时对器件的两个封装做到了一起。
【背景】今天在布PCB板时,无意发现器件有一个“ALT Symbol”的封装,后询问师傅得知,此为在制作封装时对器件的两个封装做到了一起。
说明:0402封装可用于FPGA的pin-pin为1mm间距期间背面;
0402_BGA封装可用于FPGA的pin-pin为0.8mm间距期间背面;
1. 单一逐个替换方法:
先点击移动命令Move,再点击“Alt symbol”,即可更换为0402_BGA封装。
2. 批量替换:
先导出Placement文件,再打开将需要替换的器件查找替换,保存后,删除对应的需要替换的封装器件,重新导入PCB文件该placement文件,即可。
(值得注意的是,删除那个导入后更换哪个,不删除的不会更改!!!)