【Cadence28】差分线布线——心得

 【转载】Cadence Design Entry HDL 使用教程

---

【Cadence01】Cadence PCB Edit相对延迟与绝对延迟的显示问题

【Cadence02】Allegro引脚焊盘Pin设置为透明

【Cadence03】cadence不小心删掉钢网层怎么办？

【Cadence04】一般情况下Allegro PCB设计时的约束规则设置（自己瞎写）

【Cadence05】PCB原理图BOM表生成

【Cadence06】cadence HDL原理图库添加封装

【Cadence07】Allegro中如何绘制板框圆弧

【Cadence08】Cadence HDL原理图如何备份

【Cadence09】Cadence PCB布线时的电源地操作

【Cadence10】差分线设置及显示相关

【Cadence11】Cadence批量替换过孔记录

【Cadence12】总结--多层板PCB绘制、丝印调整以及生成GND

【Cadence13】Cadence HDL导出BOM并将网页数据导入Excle➕坐标文件

【Cadence14】Cadence HDL原理图创建时多个VCC或GND处理方法

【Cadence15】Cadence HDL原理图打印➕allegro打印装配层丝印的技巧

【Cadence16】Cadence HDL如何拷贝模版项目？

【Cadence17】Allegro绘制PCB流程

【Cadence18】如何放置定位孔

【Cadence19】如何由PCB导出symbol器件PCB封装

【Cadence20】PCB铺铜GND等

【Cadence21】批量更改器件

【Cadence22】将别人发的原理图和PCB库修改为自己的库，进而继续制图

【Cadence23】Cadence HDL原理图如何将两个不同的全局网络连接

【Cadence24】如何给PCB板露铜处理

【Cadence25】异形板框由DXF直接导入allegro

【Cadence26】无原理图直接绘制PCB项目的问题总结

【Cadence27】HDL拷贝工程➕Allegro导出DXF和3D文件STP

---

今天布差分线的时候，遇到一个小插曲。所以记录一下。

首先需要明确两点：

1. 蛇形走线主要用于DDR布线时进行等长处理；不能使用在差分走线的布线方式里，否则画出来的板子会直接跑不起来；

2. 明白什么叫做耦合线，什么叫做不耦合线！

简而言之，单线就叫做不耦合线，差分线就叫做耦合线！！！

因此在布差分线的时候不耦合线尽量少！

差分线在布线时，需要在设置完差分约束后，直接先用差分约束走线对器件进行连接，之后再使用“平滑”指令S，将多段折线改为直线，此时可以使用“Single”单线模式进行修改！

【换言之，在布差分线的时候，两根线在一起布线的部分尽可能多！！！】