24，Verilog-2005标准篇：缩减运算符

一元缩减运算符应在单操作数上执行位运算，以产生单比特结果。对于"与"、"或"以及 "异或"缩减运算符，运算的第一步应使用在操作数的第一位和第二位之间执行运算符。后续步骤应在前一步的1位结果和操作数的下一位之间执行相同运算符。对于“与非”、“或非”以及“同或”缩减运算符，应分别对"与"、"或"以及 "异或"缩减运算符的结果进行取反来计算结果。具体的缩减运算符真值表如表1-3所示：

表1：与缩减运算符

表2：或缩减运算符

表3：异或缩减运算符

表4：缩减运算的结果示例

点赞加关注博主（ID：FPGA小飞）的博文，咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧！