RFSOC47DR-8通道ADC + 8通道DAC 多路光纤卡

最新推荐文章于 2025-08-26 14:02:35 发布
原创 最新推荐文章于 2025-08-26 14:02:35 发布 · 1.5k 阅读 · 11 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#信号处理 #嵌入式硬件 #fpga开发

RFSOC板卡采用射频直接采样结构，带有八个独立的发射器和接收器通道。频率接收范围1M~ 6G。发送最大频率6 G。接收器当采用单通道模式时，最大采样率为5G/s，最大接收通道为8个，正交模式时，接收通道为4个，最大采样率为9.85Gsps，ADC量化位数为14位。发送器最大采样率为9.5 G/s，八个发送通道，量化位数为14位。可以使用外部参考时钟，堆叠方式组成更大的接收发送阵列。支持双路40G/100G QSFP28。

  1. 核心配置
  • 47DR/48DR射频片上系统 (RFSOC)
  • 集成数字上下变频，插值，抽取
  • 最大支持8收8发
  • 接收频率范围1M~ 6G，发送最大6G
  • 48DR支持FEC
  1. 通信接口
  • 双路40G/100G QSFP28
  • 支持10/100/1000网络，RJ45标准接电口
  • 1G/10G QSFP+
  • Usb3.0
  • 串口
  • CAN
  1. 存储单元
  • PL DDR4 32bit单通道缓存，2GB容量
  • PS DDR4 62bit单通道缓存，4GB容量
  • SD
  • QSPI flash，128MB容量
  • M.2 NVME接口固态硬盘
  • EMMC4.5 flash，8GB容量
  1. 调试接口
  •  内置串口仿真器
  •  USB-C单线连接
  •  内置JTAG仿真器
  1. 其他接口
  • 外部参考时钟接口
  • 同步接口
  • 外触发
  • 通用接口
  • GPS接口
  • 秒脉冲接口
  1. 接口指标

模拟输入接口

输入频率范围

1M~6G

输入功率

14.6dBm

模拟输入接口

输出频率范围

0~6G

输入最大功率

3 dBm

外部参考时钟输入

输入频率频率范围

10M~100 M

输入最大功率

10 dBm

同步接口

支持TTL，LVCOMS

通用接口

支持TTL，LVCOMS ,LVDS

秒脉冲接口

支持TTL，LVCOMS

外触发

支持TTL，LVCOMS

GPS接口

 UART

 

FPGA_ADDA
关注
XILINX RFSoC全面解析（一）——芯片介绍
09-24 2万+
受限于摩尔定律与安迪-比尔定律的失效，半导体行业不得不另辟蹊径来发展芯片，XILINX公司的UltraScale++ ZYNQ系列的RFSoC芯片就是一款典型的代表，这款芯片将射频ADC、DAC、ARM、FPGA等集于一体。这是目前芯片行业的主流，大家都在做这种异构芯片。为什么要做异构芯片？ 首先非异构的芯片已经快发展到顶了，比如CPU，现在主频上不去了，16核再往上加也很难了，所以你必须重新开辟发展道路。 其次就是异构芯片还挺有市场，很多应用场合都希望小型化低功耗，以前用一块电路板能完成的事情现在最好
RFSoC-2T8R-47DR（光模块版）
2401_87965320的博客
05-12 414
采用XCZU47DR为主控制器，优化了时钟性能，针对雷达应用优化了相噪、脉内信噪比、SFDR、通道间隔离度指标。板卡外围接口丰富，通道间一致性优异，并支持多板级联使用，在大带宽数字通信应用上有突出优势。数字阵列雷达、MIMO雷达；阵列侦收、通信/雷达模拟器等。
Xilinx RFSOC 47DR 6收6发 信号处理板卡
jingjiankai5228的博客
06-02 3699
 PS端或者PL端可选挂载一片EMMC芯片，可用于存储程序或者PL直接逻辑访问（跳线可选）； PL端搭载一组32Bit DDR4,容量为2GB,最高支持速率：2400MT/s； PL端挂载2路4X QSFP+接口，最大支持25*4Gbps； PS端支持一路UART(转接成USB接口)； PL端挂载一路uart 422接口； PS端挂载SD接口，用于存储程序； PS端外接一路USB3.0接口； PL端支持2对Can收发接口； PL端挂载两路SATA接口； PL端挂载两路SFP接口；
西安彼睿电子-数模混合系统解决方案的配套服务商 Zynq UltraScale + RFSoC
weixin_57025922的博客
01-05 2258
西安彼睿 IW-RFSOC-47DR 数模混合信号处理卡，采用 Xilinx ZYNQ UltraScale + RFSoC ZU47DR，可以访问大型 FPGA 门密度，8 个 ADC / DAC 端口，可扩展 I / O端口和 DDR4 内存，适用于各种不同的可编程应用，带有 ZU47DR FPGA 的彼睿板卡IW-RFSOC-47DR 由 8 个 14 位，采样率 5GSPS ADC 和 8 个 14 位，采样率 10 GSPS DAC端口提供支持。
RFSOCZU47DR核心板
最新发布
FPGA_ADDA的博客
08-26 520
采用XILINX的XCZU47DR-2FFVE1156I处理器，拥有8个RF-ADC、8个RF-DAC通道。提供完整的应用示例源代码和性能分析工具，主要用于小尺寸、低功耗、实时处理RF系统的快速集成与应用部署，缩短产品开发周期，提供了丰富的板载资源。
RFSOC48DR-8收8发核心板
FPGA_ADDA的博客
03-26 1408
采用FDW复旦微电子FMZQ28DR-RFSoC处理器，兼容Gen1 ZU28/27、Gen3 ZU48/47DR RFSoC，拥有8个RF-ADC、8个RF-DAC通道。提供完整的应用示例源代码和性能分析工具， 主要用于小尺寸、低功耗、实时处理RF系统的快速集成与应用部署，缩短产品开发周期。
TQRFSOC开发板47DR，ADC与DAC测试
mcupro的专栏
08-17 1256
本历程实现从ADC的8个通道分别输入，然后通过DAC的8个通道输出进行测试，检测16个通道是否可用。使用SW拨码开关选择输入通道，8个输出通道同时输出。插入电源，设置ADC输入通道，把10M时钟输入插入对应的通道，使用示波器查看是否有输出，如下所示为10M DAC输出波形。ADC通道需要使用SW拨码开关进行选择，↓↓↓↓为0，使用通道0做为输入，↓↓↓↑为1，使用通道1做为输入。把我提供的启动文件（文章末尾的网盘连接中）复制到SD卡，并且插入开发板，启动模式设置为SD卡启动：↑↑↑↓。
TQRFSOC开发板47DR LWIP自环测试 GEM3
mcupro的专栏
08-29 791
若板卡的网线与路由器等设备设备连接，而不是与电脑直接连接时，需要修改板子的IP地址。我的本地IP网段为5，所以我这里IP地址需要需要修改为192.168.5.*，IP的最后一位不要与其他设备冲突，网关需要修改为192.168.5.1。使用开发板的网口与电脑或路由器等设备连接，使开发板与电脑在同一局域网内，使用telnet工具连接开发板，进行LWIP自环测试。修改完成后编译并生成BOOT.BIN文件，把文件复制到SD中，并插入RFSOC板卡，启动模式设置为SD卡启动↑↑↑↓，插入串口，网线和电源。
RFSOC 47DR VPX 8收8发板卡
jingjiankai5228的博客
05-19 958
ADC主要软件工作量在于完成芯片校准的处理，主要是FS/N的特殊点校准。
产品记录：RFSoC 47DR板卡优势解析：射频与数字融合的创新实践
ZXBCK_Simon3的博客
03-14 1633
低成本RFSoC 47DR数字阵列板卡
高速数据采集卡设计方案：887-基于 RFSoC 47DR的8T8R 100Gbps 软件无线电光纤前端卡
07-30 970
板卡使用Xilinx最新的第三代RFSOC系列，单颗芯片包含8路ADC和DAC，64-bit Cortex A53系列4核CPU，Cortex-R5F实时处理核，以及大容量FPGA。对主机接口采用100Gbps接口，支持高速数据采集和传输。, 图形图像跟踪处理,
RFSoC 47DR 高速 SerDes 是什么？
07-04
结合板卡级设计，如“8路ADC + 8路DAC PCIe3.0数据处理卡”中的实现方案，RFSoC 47DR 的高速 SerDes 可用于构建多通道同步数据采集与输出系统。其外部 Sync 同步信号输入、Refclk 输入和 Trig 触发信号输入功能，可...
USRP7440-通用软件无线电平台
2301_78875099的博客
02-28 1419
USRP7440基于第三代XILINXZynqUltraScaleRFSoC架构，它将射频ADCDACARMFPGA等集成一体，瞬时带宽可以达到2.5GHz，尤其适合于射频直采应用，比如通信与雷达。第一代RFSOC高达4GHz•8x或•或第二代RFSOC高达5GHz••第三代RFSOC高达6GHz•8x或•高达8x 5.0GSPS或的ADCUSRP7440采用第三代RFSOC芯片，其ADC最大支持。
UCRP4320-通用认知无线电平台
2301_78875099的博客
02-28 1156
UCRP4320平台以处理器为核心，搭配两片射频集成芯片，可选配集成JetsonXavier NX人工智能处理模块，应用于智能信号处理与生成。UCRP4320提供了瞬时带宽高达200MHz的4收4发射频通道。通过时钟参考方案以及外接的GPS同步，UCRP可以支持高性能的MIMO通信系统，提供了部署大规模的可靠分布式无线系统的可能。通过扩展选件，UCRP覆盖了从直流DC到6GHz的全频率范围，满足了sub 6G的5G频段需求。基于Matlab。
TQRFSOC开发板47DR ADC输入采集测试（二）
mcupro的专栏
08-31 1525
使用方法如下所示，在plot_spec_m.py 后跟随的输入参数为ADC通道号，我上面接入的是ADC通道2，所以后面的参数为2。本章内容将介绍如何使用RFSOC 47DR 进行ADC输入采样测试，我们这边提供三个ADC输入采样的python程序，实现8路通道的ADC采样解析数据，并且在时域与频域上显示出示波器与频谱仪的效果。如下图所示，我使用的是100M输入，接到ADC2，可以看到绿色代表的是ADC通道2，其他通道没有输入，幅度几乎为0。运行截图如下所示，上面8个为时域波形，下面8个表示频域的频谱。
TQRFSOC开发板47DR，100G光口自环测试
mcupro的专栏
08-23 911
RFSOC 47DR上有两个100G光口，标号分别是128和129，测试时需要选择对应的测试文件，光口模块也需要插入，具体位置如下图所示。打开vivado的硬件管理器，烧写比特流时需要添加测试文件一同烧写，比特流文件与测试文件我都会提供在文章末尾。若比特流文件与测试文件在同一文件夹内，添加比特流后会自动添加测试文件。此测试使用光口自环模块实现硬件互联，FPGA中进行25Gbps收发校验，通过vivado的硬件管理器烧写比特流，查看传输误差与眼图。连接后就可以看到自环的详细信息，每个通道的错误率，传输速度。
设计方案：RFSOC XCZU67DR 高速ADC DAC模块卡
05-17 1411
RFSOC核心模块使用Xilinx最新DFE RFSOC XCZU67DR，1156封装，单颗芯片包含10路ADC和8路DAC，64-bit Cortex A53系列4核CPU，Cortex-R5F实时处理核，以及大容量FPGA。核心板采用SAMTEC高速连接器，支持高速ADC和DAC，也可以支持GTY，GTR等高速信号的连接需求。
TQRFSOC开发板47DR ADC输入采集环境搭建（一）
mcupro的专栏
08-31 1293
首先肯定要有我们的主角RFSOC 47DR开发板，使用网线连接开发板的j6标号RJ45网口与主机上的网口，使用烧写好的SD卡插入到开发板中，烧写SD卡的镜像img文件需要购买开发板提供，里面跑的是petalinux系统。python虚拟环境配置成功后，进入casperfpga文件夹，此文件购买开发板提供。第二步，创建python虚拟环境，首先创建一个保存虚拟环境的文件夹，例如我这里创建的文件夹名称为env2a，再使用virturalenv命令创建python的虚拟环境，并安装在env2a文件夹中。
RFSOC 47DR开发板ADC多通道采样测试与频谱分析
首先，“RFSOC 47DR”指的是Xilinx推出的一款集成射频直采功能的系统级芯片（SoC），其中“47DR”代表该系列中具有特定性能指标的型号，通常具备多个高速ADC和DAC通道，支持高达数GSPS的采样率，适用于5G通信、雷达...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值