《每日一题》NO.27：谈谈Spare Cell 在芯片设计中的作用

最新推荐文章于 2025-02-27 17:19:02 发布
原创 最新推荐文章于 2025-02-27 17:19:02 发布 · 1.5k 阅读 · 4 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#面试 #职场和发展 #芯片

Spare Cell在芯片设计中扮演重要角色，它们是预留的逻辑单元，如DFF、NAND等，用于在流片后修复设计错误，节省高昂的改版成本，加速产品上市。芯司机每日一题探讨这一主题，帮助求职者提升专业知识。

芯司机《 每日一题》会每天更新一道IC面试笔试题（其中有些题目已经被很多企业参考采用了哦），聪明的你快来挑战一下吧！

今天是第27题

Spare Cell为何物,它在芯片设计中有何作用呢?老司机带你一探究竟。

今天的题就是这样啦

欢迎大家在评论区留言，写下你的答案或者理解~

公布答案！

如解说中所说：

最低0.47元/天 解锁文章
Eecourse
关注
innovus：如何加spare cell
m0_61544122的博客
12-01 2741
我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？加spare cell有两种方式，一种是在网表中定义spare module，一种是pr中create spare module。
ICC2: 如何均匀撒spare cell
m0_61544122的博客
09-19 201
另外，add_spare_cell默认是不能加到任何类型的placement blockage内部的，如需加到channel内的soft blockage内可以设置add_spare_cell -ignore_blockage_types {soft}要想均匀撒就得place前撒进去，撒的方式有两种，一种是随机撒进去，一种是一堆一堆的，每种cell type spare cell聚在一堆，区别是用-random_distribution还是-respective_window。
【机密】从此没有难做的floorplan(数字后端设计实现floorplan篇)
weixin_37584728的博客
05-25 1万+
【机密】从此没有难做的floorplan(数字后端设计实现floorplan篇) 点击标题下「蓝色微信名」可快速关注 Floorplan 是数字后端设计实现中最关键的步骤之一，floorplan 做的好，能够加快时序的 signoff 以及 physical 方面 DRC 和 LVS 的 signoff 工作。如果 floorplan 做的不好，不仅仅是 timing QOR 会比较差，而且还会影响 routabilty，从而影响芯片的面积。建议阅读下吾爱 IC 社区之前推送的文章 如何评价数字后端设计
数字后端——物理单元介绍
沧海一升的博客
12-06 1万+
对后端实现中用到的物理单元进行介绍，包括tap cell，dcap cell等。
《每日一题》NO.21：画出CMOS 非门/与非门/或非门的结构
Eecourse的博客
01-11 4775
每日一题，快来解答吧~
Introduction of Special Cells - Spare Cell, GDCAP and DCAP
weixin_48299782的博客
08-03 3655
Special Cells - Spare Cell, GDCAP 和 DCAP的简单介绍。
数字后端基本概念介绍<Spare cell>
Tao_ZT的博客
04-01 8764
今天要介绍的数字后端基本概念是Spare cell. 像它的名字一样，spare cell就是备用的cell。简单来说，就是每块地方洒一些类似SDFF，NAND，AND...
Android应用源码之SpareParts-IT计算机-毕业设计.zip
04-06
本篇文章将详细探讨一个名为"SpareParts"的Android应用源码，它是一个典型的毕业设计项目，对于理解Android应用的基础架构、组件交互以及常见功能实现具有极大的参考价值。 首先，我们需要了解Android应用的基本...
Spare Cell里没有ICG（Integrated Clock Gate cell）怎么办？
NanDigits的博客
06-27 497
今天要说的是，如果我们是用重新综合的网表作为参考来做功能ECO，由于寄存器DFF位宽可能发生变化，不一定符合Design Compiler的插入ICG的规则，所以，两次插入的ICG的位置和个数并不完全一致。当提前放置的Spare Cell里ICG数量太少，或者位置太远，我们就需要把ICG等价换成MUX了。文章里给出的方法是：一种可能的方法是把综合自动插入的ICG挪来用用。但综合时一般是多bit一起插一个ICG，要挪出来的话，就需要把多个DFF的D端全部加MUX。#芯片 #功能ECO #ICG。
Spare Cell和ECO Cell的区别和具体实现方法
qq_45790653的博客
02-27 1423
所以这个ECO cell是一种特殊的Filler Cell，它不需要做tie1或tie0的操作，只不过它的base layer和后续的Function ECO cell是一样的。当然metal layer改动和使用spare cell是一样的，需要根据实际项目的eco需求最终确定需要改动多少层metal layer（绕线和ECO cell替换成Gcell function cell所用的metal layer）。当需要修改逻辑时，断开input pin的连接，然后重新进行eco的连接。
数字后端APR要撒哪些sparecell，撒多少合适
NanDigits的博客
04-09 1594
并且电路上AND2正是由NAND2+INV组合而来，所以同样驱动能力的NAND2的面积小于AND2，当然更小于AND2+INV的组合。这里有个建议，可以选DFF功能最全的类型，就是同时带SET和RESET，且同时带Q和QC的。经常遇到ECO要打拍，或者是加寄存器，所以我们提前撒一些DFF也是必要的。从有利于功能ECO、时序ECO，且尽量减少面积比例的角度看，APR阶段要撒哪些sparecell，撒多少合适？插少量的DELAY cell也是很多帮助的，常常用来修改hold，或者做一些特别的延时。
“后来的我们，都去学DFT”
Tao_ZT的博客
05-10 2930
在超大规模集成电路时代，可测试性设计（Design for Test,简称DFT）是电路和芯片设计的重要环节，它通过在芯片原始设计中插入各种用于提高芯片可测试性（包括可控...
cell基础概念
hepiaopiao_wemedia的博客
08-18 8823
1、spare cell 备用cell，共流片时进行function eco和metal eco使用。 使用方法： add_spare_cells add_spare_cells -cell_name spare1 -lib_cell {AND2 OR2} -num_instances 250 2、level shifter 电平转换单元。该单元主要用于多电源多电压（MSMV）技术中，...
后端设计中的特殊cell大盘点
热门推荐
nuoweishizi的博客
01-06 2万+
后端设计中的特殊cell大盘点 后端设计中有几种常见的特殊cell类型，它们基本上都是physical only cell，但是各自的特点却又不同，而且不同的工具设置和插入他们的方式也不尽相同。‍ Well Tap Cells 我们在学习CMOS电路的时候都知道闩锁效应（latch-up），这种效应可以在短时间内烧毁CMOS器件。 为了阻止这种现象的发生，后端设计通常会在std cell存在的区域加入well tap cell。一般来说工艺规则会要求在well tap cell的密度不低于某一特定数值，而后
【Innovus】做postmask功能ECO需要分几步
graymount的博客
11-27 4495
一般Postmask功能ECO流程分成以下几步：修改RTL和验证、修改网表（LEC）、后端工具里ECO Route。如下图：因为是postmask，所以不能加减stdcell，但可以用sp...
smic library 那些special cell
qq_31993233的博客
05-19 4114
smic library中那些special cells 目录 1. endcap cell 2.tap cell 3.antenna fix cell 4.fillcap cell 5.fillcaptie cell 6.tiehi & tielo cell 7.spare cell 1. endcap cell 为了确保Nwell 是enclosed（封闭）的，他加在core 每row的首位尾，以及blockage macro的周围，保证Nwell 的完整性。 ICC 命令： 2.tap
数字12 设计小记
qq_41034231的博客
03-30 532
Spare cell 是闲置逻辑单元的意思，在想要添加简单功能时，后端人员简单修改网表中的spare cell后可直接进行place&route，不需要重复进行综合。 例如，想要在电路中添加一个与门，直接将一个spare cell在网表中改成与门，然后对应连线，就可以实现功能。 超前进位 对于计数器，提高其工作频率的方法之一，是进行超前进位操作。 例如，对于一个32位的计数器，可以分为2个16位的计数器，低位的计数器在计数至0xfffe时，产生一个进位信号送到一个D触发器，在低位的计数器全
数字后端各种Cell相关概念汇总
kobayashiyou的博客
02-21 1万+
数字后端各种Cell相关概念汇总数字电路器件反相器逻辑门触发器锁存器半加器全加器半减器全减器数字后端常见Cell相关名词bufferrepeaterdelay cellendcap celltap celldecap celltie cellfiller cellspare cellclock gating cellICG cell 数字电路器件 反相器 反相器是最基础的MOS器件，英文是inverter，一般缩写为INV。 反相器对信号有驱动作用，但是会使信号反相。 反相器由NMOS和PMOS组成，栅端（
innovus place 前加入spare cell
最新发布
10-22
<think>我们正在讨论的是在Innovus中进行place操作之前加入spare cell的方法。根据引用[1]，对于老工艺，我们会在place阶段通过`placeSpareModule`命令来添加spare cell，这些spare cell的名字通常会带有`spr_gate`关键词。 但是，用户询问的是在place操作之前加入spare cell的方法。在Innovus流程中，通常我们会在placement阶段或之前添加spare cell。具体方法如下： 1. **在placement之前添加spare cell**：可以通过在网表中预先生成spare cell实例，或者在读入网表后、placement之前使用命令添加spare cell。 2. **使用`addSpareCells`或`placeSpareModule`命令**：在Innovus中，可以使用`addSpareCells`命令在指定的区域或整个设计中添加spare cell，也可以在placement阶段使用`placeSpareModule`命令放置spare module（即一组spare cell）。 然而，需要注意的是，引用[1]提到的是在place阶段通过`placeSpareModule`来添加。如果我们想在place操作之前就加入，那么可以在读入设计后，执行placement之前，使用`createInst`命令手动创建spare cell的实例，但是这样不会自动放置，需要后续placement工具去放置。或者，我们可以使用`addSpareCells`命令，这个命令可以在pre-place阶段使用。 具体步骤： - 首先，确保你的库中有定义spare cell。通常，spare cell是标准单元库中的一部分，它们可能是简单的门（如NAND、NOR、INV等）或者更复杂的单元（如触发器、缓冲器等）。 - 然后，在Innovus的Tcl脚本中，在placement之前（即执行`placeDesign`之前）使用`addSpareCells`命令。 示例命令： ```tcl # 添加指定类型的spare cell，并指定数量或比例 addSpareCells -cell {INVX1 AND2X1 OR2X1} \ -num_instances 100 \ -prefix SPARE_ ;# 指定实例名前缀 # 或者按比例添加 addSpareCells -cell {INVX1 AND2X1 OR2X1} \ -percent 1 ;# 占设计总单元数的1% ``` 此外，引用[2]提到，为了后续FIB（聚焦离子束）修改的方便，spare cell的输入输出端需要特殊处理，通常接VSS，但为了FIB方便，应该将连接引到顶层金属。这个处理通常在布线阶段，但我们添加spare cell时也需要考虑。在添加spare cell时，我们可以通过设置属性使得spare cell的输入输出连接到VSS，但注意连接方式要方便FIB修改。 另外，我们也可以使用`placeSpareModule`命令在placement阶段放置spare module，这个命令可以放在`placeDesign`之前，但它实际上是在placement过程中放置的。所以严格来说，它是在place操作中进行的，而不是之前。 因此，如果用户希望在place操作之前就加入spare cell（即作为设计的一部分进入placement），我们可以采用以下两种方法： **方法一：在网表中预先实例化spare cell** 在RTL设计或综合后的网表中，直接实例化spare cell，这样在Innovus读入网表后，这些spare cell就已经存在，然后在placement阶段，工具会将这些spare cell当作普通单元进行放置。 **方法二：在Innovus中读入设计后，placement之前使用`createInst`或`addSpareCells`命令** 使用`createInst`命令手动创建实例，然后设置其位置为未放置状态，等待placement工具放置。或者使用`addSpareCells`命令，该命令可以批量添加spare cell实例，并可以选择是否立即放置（默认不放置，等待后续placement）。 注意：`addSpareCells`命令在Innovus中可以在placement之前使用，添加的spare cell实例在后续placement阶段会被放置。而`placeSpareModule`通常用于放置一个spare module（包含多个spare cell的一个模块），它需要在placement阶段执行。 根据引用[1]和用户需求，我们更倾向于在placement之前添加，所以使用`addSpareCells`命令是一个合适的方法。 步骤示例： 1. 读入设计（通过`read_db`或读入Verilog网表等）。 2. 初始化布局（例如，添加floorplan等）。 3. 使用`addSpareCells`命令添加spare cell。 4. 运行`placeDesign`进行布局。 同时，为了满足引用[2]中关于FIB修改的要求，我们需要在布线阶段对spare cell的连线进行特殊处理。这可以通过在布线前设置spare cell的引脚连接规则来实现，例如使用`setPinConnectRule`命令，但详细做法不在本问题范围内。 总结：在Innovus中，在place操作之前加入spare cell的方法是使用`addSpareCells`命令，该命令可以在执行placement之前添加spare cell实例，这些实例将在后续的placement过程中被放置。 注意：在添加spare cell时，为了避免这些spare cell被优化掉，可能需要设置适当的属性（如`setDontTouch`）。 示例脚本： ```tcl # 读入设计 read_db design.db # 设置布局 initialize_floorplan ... # 添加spare cell，添加100个，由INVX1、AND2X1、OR2X1组成 addSpareCells -cell {INVX1 AND2X1 OR2X1} -num_instances 100 -prefix SPARE_ # 设置spare cell为dont touch set_db [get_cells SPARE_*] .dontTouch true # 进行布局 placeDesign ``` 这样，spare cell就被添加并在布局阶段放置。 关于引用[3]中提到的dbGet，如果用户需要查询spare cell是否添加成功，可以使用dbGet命令，例如： ```tcl set spare_cells [dbGet [dbGet top.insts.cell.name INVX1 -p].name] ``` 但初学者可能觉得复杂，这里不展开。 最后，生成相关问题： §§相关问题§§ 1. 如何验证添加的spare cell在设计中正确放置？ 2. 在Innovus中，如何为spare cell设置特殊的布线规则以满足FIB修改需求？ 3. 添加spare cell后如何避免它们在后续优化中被移除？ 4. 如何确定需要添加的spare cell的数量和类型？ </think>### Innovus 在 Placement 前添加 Spare Cell 的方法 在 Innovus 流程中，要在 **placement 操作之前** 添加 spare cell，可通过以下两种方法实现： --- #### 方法 1：通过网表预插入（推荐） 在进入 Innovus 前，直接在综合网表中实例化 spare cell： ```tcl # 示例：在 Verilog 网表中手动实例化 spare cell module top (...); // 主设计代码... // 预插入 20 个备用反相器 INVX1 spr_gate_spare_inv_0 (.A(1'b0), .Y()); // 输入接地[^2] INVX1 spr_gate_spare_inv_1 (.A(1'b0), .Y()); ... INVX1 spr_gate_spare_inv_19 (.A(1'b0), .Y()); endmodule ``` **关键点**： - 命名规范：使用统一前缀如 `spr_gate_` 便于识别[^1] - 输入处理：所有输入端口连接 `1'b0`（逻辑接地） - 输出处理：输出端口悬空（不连接） --- #### 方法 2：使用 Innovus Tcl 命令预创建 在 Innovus 的 `init_design` 阶段后立即添加： ```tcl # 创建 50 个备用 NAND2 单元 create_inst -cell NAND2X1 -inst spr_gate_spare_nand_0 -physical_status fixed create_inst -cell NAND2X1 -inst spr_gate_spare_nand_1 -physical_status fixed ... create_inst -cell NAND2X1 -inst spr_gate_spare_nand_49 -physical_status fixed # 设置输入接地属性 set_pin_constant -pin spr_gate_spare_nand_*/A -value 0 set_pin_constant -pin spr_gate_spare_nand_*/B -value 0 # 防止被优化 set_dont_touch [get_cells spr_gate_spare_*] true ``` --- ### 连接方式的最佳实践 为后续 FIB 修改做准备： 1. **电源连接**：自动连接 VDD/VSS 2. **信号线处理**： - 输入端口：通过 Metal1 连接到最近的电源轨 (VSS)[^2] - 输出端口：保留金属线连接到高层金属（如 Metal6+）便于 FIB 修改[^2] 3. **物理约束**： ```tcl set_db [get_cells spr_gate_*] .placeStatus FIXED ;# 防止移动 set_db [get_cells spr_gate_*] .isSpareCell true ;# 标记为 spare cell ``` --- ### 验证方法 Placement 后检查 spare cell： ```tcl # 检查 spare cell 是否保留 report_spare_cells # 使用 dbGet 查询（引用[3]） set spare_cells [dbGet [dbGet top.insts.cell.name *spare* -p].name] puts "Spare cells: [llength $spare_cells] instances" ``` --- ### 注意事项 1. **命名规范**：统一前缀（如 `spr_gate_`）便于 ECO 阶段识别[^1] 2. **单元选择**：优先选择常用门（INV, NAND, NOR, DFF） 3. **布局规划**： - 在 floorplan 阶段预留 spare cell 区域 - 均匀分布在芯片各区域 4. **数量计算**：通常占标准单元总数的 1-3% $$N_{spare} = k \times N_{std\_cells} \quad (k=0.01 \sim 0.03)$$ ---
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值