<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[EasternDuke的博客]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/EasternDuke</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; EasternDuke]]></copyright><item><title><![CDATA[Spyder运行过程中切换路径，导致文件访问出错]]></title><link>https://blog.youkuaiyun.com/EasternDuke/article/details/108464889</link><guid>https://blog.youkuaiyun.com/EasternDuke/article/details/108464889</guid><author>EasternDuke</author><pubDate>Tue, 08 Sep 2020 11:17:52 +0800</pubDate><description><![CDATA[问题描述：

spyder python 运行中切换工作路径，会导致文件访问出错。不要跑程序时切出去看别的文件，可能会出问题。

]]></description><category></category></item><item><title><![CDATA[主从正向触发器时延分析]]></title><link>https://blog.youkuaiyun.com/EasternDuke/article/details/105632612</link><guid>https://blog.youkuaiyun.com/EasternDuke/article/details/105632612</guid><author>EasternDuke</author><pubDate>Mon, 20 Apr 2020 16:23:24 +0800</pubDate><description><![CDATA[课后作业七
分析下面两种主要主从型正沿出发寄存器，借助理论推导或仿真模拟，比较其Tc-g、Tsu、Thold。可基于课本的0.25um工艺参数或提供的0.13um工艺参数
1.1 理论分析
建立时间要保证T2输入端得到D处的值：
Tsu = Tpd-I1+Tpd-T1+Tpd-I3+Tpd-I2
保持时间由于时钟重叠不等于零。
Thold =  Toverlap1-1 (=Tpd-I)
T3输入端...]]></description><category></category></item><item><title><![CDATA[Distiller 安装时环境配置的一些可选项]]></title><link>https://blog.youkuaiyun.com/EasternDuke/article/details/105548925</link><guid>https://blog.youkuaiyun.com/EasternDuke/article/details/105548925</guid><author>EasternDuke</author><pubDate>Thu, 16 Apr 2020 02:08:57 +0800</pubDate><description><![CDATA[Distiller 安装时环境配置的一些可选项
因为一些论文需要接触到 Interl的Distiller 框架。最初是严格按照Git文档测试过的python3.5、cuda10.1配置的。后来为了使用spyder4.0.1。升级到python3.7.7。cuda自动升级到10.2。不过并不影响使用。虚拟环境是用anaconda创建的。经过忐忑的测试，example程序的运行没有问题。应该是能够兼容...]]></description><category></category></item></channel></rss>