ELEAD_TECH的博客

先进封装RDL制程中的Build-up Film：关键应用、工艺挑战与发展趋势

ELEAD_TECH — Fri, 09 Oct 2026 11:58:49 +0800

Build-up Film（增层膜，BuF）是半导体先进封装中用于形成绝缘介电层和重布线层（RDL）的关键材料。在FOWLP（扇出晶圆级封装）、FOPLP（扇出面板级封装）以及Embedded工艺中，Build-up Film通过真空层压方式覆盖在晶圆或面板表面，经曝光、显影、固化（光刻型）或固化、激光开孔（非光刻型）后形成精密线路绝缘层。相比液态树脂涂布，干膜技术可有效解决印刷/涂布不均匀、气泡等导致的良率问题，同时具备膜厚一致性好、无需匀胶设备、100%平坦化等优势。

攻克TSV填覆“卡脖子”难题，屹立芯创晶圆级真空贴压膜系统为3D IC堆叠筑牢基石

ELEAD_TECH — Thu, 03 Sep 2026 16:09:05 +0800

在AI芯片、高性能计算和移动终端对算力与能效的极致追求下，2.5D/3D IC堆叠已成为延续摩尔定律的关键路径。而TSV（硅通孔）技术，作为实现芯片垂直互连的核心工艺，其填覆质量直接决定了芯片堆叠的可靠性与良率。随着TSV深宽比不断攀升、晶圆表面形貌日益复杂，传统贴膜工艺正面临前所未有的挑战——微米级气泡、填覆率不佳等顽疾，已成为制约先进封装产能与品质的“隐形杀手”。

工信部半导体产业经营管理人才研修班走进屹立芯创聚焦先进封装“除泡”硬科技，共探产业链自主创新之路

ELEAD_TECH — Wed, 26 Aug 2026 14:49:39 +0800

近日，由工业和信息化部中小企业发展促进中心组织的“半导体产业企业经营管理人才高级研修班”一行到访南京屹立芯创半导体科技有限公司（以下简称“屹立芯创”）。公司董事长魏小兵先生率队接待，与来自全国各地的半导体产业链专精特新企业负责人，围绕先进封装技术突破、国产装备替代与产业生态协同等议题展开深度交流。

拆解光模块：从传统分立器件到硅光芯片的集成革命

ELEAD_TECH — Fri, 10 Jul 2026 09:23:03 +0800

光模块内部结构解析：从分立器件到硅光芯片光模块的核心功能是实现电-光-电信号转换，传统方案采用分立器件组合（如激光器、调制器、探测器等），通过TOSA/ROSA组件与PCB连接。硅光芯片则通过CMOS工艺将光学器件集成到单一硅片上，利用波导、硅调制器、锗硅探测器等实现高密度集成，但需外置III-V族激光器。材料与技术对比：传统方案（InP/GaAs/LiNbO₃）成熟稳定，适合长距传输；硅光方案集成度高、成本低，主导数据中心短距场景。两者互补共存，硅光通过3D堆叠（PIC+EIC）进一步突破性能瓶颈

光通信，为什么成了AI算力的“生命线”？

ELEAD_TECH — Fri, 03 Jul 2026 13:55:38 +0800

【150字摘要】AI大模型时代的数据传输依赖光互连技术。电信号因衰减、功耗和干扰问题，难以满足高带宽、长距离需求；光纤凭借全反射原理实现低损耗、抗干扰和大带宽传输，成为必然选择。大模型训练需要GPU集群间频繁同步数据，光互连解决了跨机柜、机房的远距离高速传输难题。用户手机端的每次AI交互，问题需通过光纤往返云端计算，光通信已成为AI基础设施的核心支撑。

屹立芯创亮相CSPT 2026，以除泡与热压方案攻克2.5D/3D堆叠良率瓶颈

ELEAD_TECH — Wed, 10 Jun 2026 11:01:54 +0800

**摘要：**2026年5月27日，南京屹立芯创在CSPT2026半导体封装测试展上，针对AI高算力时代先进封装面临的良率挑战，提出全栈解决方案。随着AI芯片向高集成度发展，2.5D/3D堆叠技术中气泡缺陷和热机械应力成为良率瓶颈。公司推出多领域真空压力除泡系统、晶圆级真空贴压膜方案及应力释放SRS系统，解决气泡残留、贴膜不均和混合键合应力问题，显著提升量产良率。未来，屹立芯创将持续创新，推动半导体产业高质量发展。

混合键合良率卡脖子？屹立芯创SRS：预键合与退火之间的关键一步

ELEAD_TECH — Mon, 27 Apr 2026 13:56:30 +0800

混合键合技术通过金属与介质双键合实现超细间距互连，互连密度达10,000-100,000个/mm²。其核心工艺包括CMP抛光（表面粗糙度<0.5nm）、室温预键合和300-400℃退火，对准精度需达互连间距1/4。研究团队通过物理仿真发现芯片翘曲、键合能量和键合台设计是控制拉伸的关键，而imec开发的扫描仪预校正技术可降低套刻误差。屹立芯创创新性引入SRS应力消除系统，在预键合与退火间通过低温热力调控（<120℃）、蠕变应力松弛和真空除气，解决翘曲、内应力和界面污染三大难题，将预键合界面优化为低

从“界面导热”到“应力消除”，屹立芯创携全栈方案亮相SEMICON China 2026

ELEAD_TECH — Wed, 01 Apr 2026 09:33:00 +0800

屹立芯创在SEMICON China 2026展会上展示了芯片制造全栈解决方案，聚焦热管理和应力消除技术。其三大核心系统——智能除泡系统、真空贴压膜系统和应力消除系统，分别针对界面空洞、高深宽比结构填充和芯片翘曲问题，融合AI与自动化技术，为先进封装提供国产化解决方案。公司从单点设备商转型为系统方案商，致力于突破算力芯片的热力瓶颈，推动产业链自主可控。

破“泡”立“芯”，马跃新程——屹立芯创七发“重器”，赋能“中国芯”

ELEAD_TECH — Thu, 12 Mar 2026 08:51:22 +0800

摘要：2026年开年，屹立芯创在半导体先进封装领域取得突破性进展，完成7批次除泡及贴压膜系统发货，实现国产设备"加速度"交付。公司凭借20余年技术积累，攻克微米级气泡这一先进封装核心难题，拥有百余项专利和完整解决方案。其设备已应用于国内外头部厂商产线，实现从国产替代到全球布局的跨越。在AI时代芯片需求爆发背景下，屹立芯创正以硬核技术助力中国半导体产业实现从"跟跑"到"领跑"的跨越。

CoWoS封装技术全面解析：架构、演进与AI时代的基石作用

ELEAD_TECH — Wed, 21 Jan 2026 13:42:03 +0800

CoWoS（全称 Chip-on-Wafer-on-Substrate，即 “芯片 - 晶圆 - 基板封装”）是由台积电（TSMC）开发并主导的革命性先进封装技术，属于 2.5D 封装的核心代表。它通过在硅中介层（Silicon Interposer）上集成多颗异构芯片（如高性能逻辑芯片与高带宽存储器），并将整个堆叠结构与有机基板互连，实现超高密度、超低延迟的系统级集成，成为推动人工智能（AI）、高性能计算（HPC）及数据中心芯片发展的关键技术引擎。

封测行业迎涨价扩产潮先进封装技术瓶颈亟待突破

ELEAD_TECH — Thu, 15 Jan 2026 10:06:31 +0800

全球半导体封测行业迎来涨价扩产潮。受AI芯片和存储需求推动，力成、南茂等厂商产能满载，部分封测价格涨幅达30%。台积电、SK海力士加速扩产先进封装产能，通富微电、长电科技等国内企业也积极布局。行业面临微米级气泡等工艺挑战，屹立芯创的真空贴压膜系统等创新技术为良率提升提供解决方案。IDC预计2025年全球半导体市场持续增长，先进封装技术将成为性能提升的关键，产业链协同创新将推动行业发展。

晶圆级封装（WLP）：微型化背后的除泡攻坚

ELEAD_TECH — Fri, 09 Jan 2026 08:55:59 +0800

在摩尔定律逐渐逼近物理极限的今天，半导体行业正通过“超越摩尔”（More than Moore）的路径寻求突破。晶圆级封装（WLP）作为此路径上的关键技术，正在重塑芯片的形态与未来。

AI芯片算力翻10倍，背后的“隐形功臣”与“中国力量”

ELEAD_TECH — Tue, 30 Dec 2025 13:47:02 +0800

摘要：随着AI算力需求激增，先进封装技术正从半导体产业链的"配角"转变为决定芯片性能的核心环节。台积电CoWoS等先进封装技术通过3D堆叠和硅通孔技术，突破"内存墙"限制，使单芯片算力提升40倍以上。2025年全球先进封装市场规模预计达569亿美元。中国企业在气泡消除等关键技术领域取得突破，如屹立芯创研发的真空贴压膜系统有效解决了高密度封装中的气泡问题。当摩尔定律逼近物理极限，先进封装正成为推动AI芯片发展的新引擎，中国力量在其中扮演着日益重要的角色。

专注，铸就卓越！屹立芯创荣登省级“专精特新”榜单

ELEAD_TECH — Wed, 17 Dec 2025 14:06:54 +0800

近日，江苏省 2025 年度省级专精特新中小企业（第二批）认定名单公示，南京屹立芯创半导体科技有限公司凭借半导体先进封装领域的技术深耕、市场突破与创新实力，成功斩获此项殊荣！

CoWoS、3D IC、Chiplet混战:先进封装的“技术路线之争“到底在争什么?

ELEAD_TECH — Thu, 11 Dec 2025 09:04:53 +0800

先进封装技术路线之争聚焦四大核心命题：性能极限、成本控制、供应链安全和生态主导权。台积电CoWoS以2.5D封装实现高性能但成本高昂；3DIC通过垂直堆叠突破空间限制却受限于良率；Chiplet凭借异构集成降低成本并分散供应链风险。三大技术各具优势：CoWoS垄断高端AI芯片市场，Chiplet在消费电子快速普及，3DIC主导存储领域。当前技术路线正向融合方向发展，台积电3DFabric、英特尔混合架构等方案都在整合2.5D/3D/Chiplet优势。国内企业通过聚焦Chiplet和3DIC实现差异化突破，

半导体先进封装除泡工艺选型指南：真空压力vs热压除泡机核心差异与应用场景全解析

ELEAD_TECH — Thu, 04 Dec 2025 10:06:12 +0800

真空压力除泡机与热压除泡机是半导体封装中解决气泡缺陷的两大主流技术。前者通过"真空+压力"组合处理深层气泡，适用于3D封装等复杂结构；后者采用"加热+挤压"方式针对表面气泡，适合PCB层压等平面工艺。选型需考虑气泡类型、材料热敏性和产能需求：3D封装选真空除泡，平面工艺选热压除泡，混合工艺建议选择能提供组合解决方案的供应商。随着先进封装复杂度提升，真空除泡机市场增速显著，但最终选择应基于具体工艺需求。国产厂商屹立芯创通过整合两种技术，为不同场景提供定制化解决方案，帮助

银烧结与半烧结技术全景指南：技术优势、挑战应对及功率器件封装选型逻辑

ELEAD_TECH — Wed, 03 Dec 2025 15:53:59 +0800

摘要：宽禁带功率器件在高温高功率应用中需求增长，传统封装材料面临性能瓶颈。低温银烧结技术因其高导热导电特性成为理想解决方案，相比传统焊料能有效避免铅污染和高温失效问题。纳米银粒子通过表面扩散和晶界扩散机制在低温下实现致密化烧结，其工艺受温度、压力和时间参数精确调控。研究对比了压力辅助烧结与半烧结工艺，前者性能优异但成本高，后者在性价比和工艺便捷性上更具优势。实验证明通过优化烧结参数可获得高密度连接层，为功率模块封装提供了可靠的技术选择。

AI芯片驱动下，后道测试与先进封装设备需求迎来爆发（下）

ELEAD_TECH — Wed, 26 Nov 2025 09:34:57 +0800

先进封装技术通过RDL、TSV、Bump和Wafer四大核心要素实现芯片高效互联，显著提升封装密度与性能。关键技术包括：凸块作为电气连接点接口，倒装芯片实现紧凑结构，晶圆级封装分扇入/扇出型满足不同需求，RDL技术重布I/O端口，TSV实现垂直互联。封装设备向高精度发展，键合技术从引线到混合键合持续升级，互联密度提升1000倍以上，能耗大幅降低。预计2025年封装设备市场规模达417亿元，固晶机、划片机等核心设备占比超80%。该技术推动芯片向更高集成度、更薄尺寸和更强性能发展。

AI芯片驱动下，后道测试与先进封装设备需求迎来爆发（中）

ELEAD_TECH — Tue, 25 Nov 2025 14:22:04 +0800

半导体测试设备市场迎来AI驱动新机遇。SoC测试机和存储测试机占据主要市场份额，2022年占比分别达60%和21%。AI芯片发展推动SoC测试机需求激增，测试复杂度、时间及性能要求显著提升。HBM技术突破带来存储测试机升级需求，对电流承载、测试精度和并行能力提出更高要求。测试板卡作为核心硬件，其专用芯片仍被国际巨头垄断。国内企业在模拟测试机领域已实现90%国产化，但在高端SoC和存储测试机领域仍有突破空间。预计2025年全球存储与SoC测试机市场规模将超70亿美元，国产替代进程有望加速。

AI芯片驱动下，后道测试与先进封装设备需求迎来爆发

ELEAD_TECH — Fri, 21 Nov 2025 13:51:24 +0800

人工智能技术正以前所未有的速度从实验室走向产业化，催生了从云端到终端的全方位算力需求。这一变革的核心驱动力，是以ChatGPT、DeepSeek等为代表的大模型技术的突破与普及，它们不仅重塑了人机交互的方式，更引爆了对底层算力基础设施——AI芯片的庞大需求。