[Vivado IP综合选项Global和Out-Of-Context区别（FPGA不积跬步101）] - Vivado IP综合选项——全局（Global）与...

DevScribe

于 2023-08-06 22:15:00 发布

阅读量630

点赞数 2

CC 4.0 BY-SA版权

文章标签： fpga开发 tcp/ip 网络协议 matlab

本文链接：https://blog.youkuaiyun.com/DevScribe/article/details/132136547

Matlab 专栏收录该内容

181 篇文章

已下架不支持订阅

本文介绍了Vivado IP综合的全局（Global）和上下文外（Out-Of-Context）两种选项的区别。全局综合适用于整个设计代码的综合，提高时序分析效率，但综合时间长；而上下文外综合仅综合子模块，综合时间短，可能影响时序分析效率。选择哪种方式取决于设计的具体需求和时间限制。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

[Vivado IP综合选项Global和Out-Of-Context区别（FPGA不积跬步101）] - Vivado IP综合选项——全局（Global）与上下文外（Out-Of-Context）的异同点，本文将进行详细说明。

当我们在使用 Vivado 进行 IP 综合时，通常需要选择适合当前设计的综合选项。其中，全局综合和上下文外综合是两个常用选项，但它们之间有哪些差别呢？

首先，全局综合会将整个设计代码一起综合成为一个顶层模块。这种综合方式可以提高设计的时序分析和优化效率，同时也能避免时间浪费在综合子模块上。但是，全局综合的缺点在于其综合时间较长，因为整个设计都需要被编译、优化和综合。下面是一个示例代码：

module top_module(
    input clk,
    input rst,
    input [31:0] data_in,
    output reg [31:0] data_out
);

sub_module_1 u_sub_module_1 (
    .clk(clk),
    .rst(rst),
    .data(data_in),
    .out(temp)
);

sub_module_2 u_sub_module_2 (
    .clk(clk),
    .rst(rst),
    .data(temp),
    .out(data_out)
);

reg [31:0] temp;

endmodule

相对而言，上下文外综合只综合设计中的子模块，而不包括顶层模块。尽管上下文外综合所需的时间较短，但其时序分析和优化的效率可能会受到影响。

了解本专栏