<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[DVYWUI的博客]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/DVYWUI</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; DVYWUI]]></copyright><item><title><![CDATA[ALLEGRO————手动生成光绘GERBER]]></title><link>https://blog.youkuaiyun.com/DVYWUI/article/details/142738524</link><guid>https://blog.youkuaiyun.com/DVYWUI/article/details/142738524</guid><author>DVYWUI</author><pubDate>Mon, 07 Oct 2024 15:12:12 +0800</pubDate><description><![CDATA[还有丝印层（哪层有元件哪层就有丝印）、钢网层（有贴片元件的层）、阻焊层（开窗，焊盘不盖绿油）和钻孔层。先修改一些东西 manufacture——NC——NC parameters。然后生成钻孔网表manufacture——NC——Drill legend。钻孔文件需要单独出manufacture——NC——NC Drill..如果要贴片还要出坐标文件File——export——placement。还需要再出manufacture——NC——NC route。打开需要复用光绘的PCB文件（叠层一样）]]></description><category></category></item><item><title><![CDATA[ORACD————修改自带的电源、GND、页面连接符]]></title><link>https://blog.youkuaiyun.com/DVYWUI/article/details/142716760</link><guid>https://blog.youkuaiyun.com/DVYWUI/article/details/142716760</guid><author>DVYWUI</author><pubDate>Sat, 05 Oct 2024 17:49:27 +0800</pubDate><description><![CDATA[系统自带的自带的电源、GND、页面连接符库位置。右击选择new sympol。地和电源符号都选择Power。再放置电源符号那添加自己的库。]]></description><category></category></item><item><title><![CDATA[ALLEGRO————设置规则+添加过孔+布线+铺铜+检查DRC+整理丝印]]></title><link>https://blog.youkuaiyun.com/DVYWUI/article/details/142713478</link><guid>https://blog.youkuaiyun.com/DVYWUI/article/details/142713478</guid><author>DVYWUI</author><pubDate>Sat, 05 Oct 2024 15:33:47 +0800</pubDate><description><![CDATA[对于刚刚设置的差分对，拉线后出来的是差分线，在拉线的过程中右击选择single trace mode可以切换单线模式。创建差分对（差分对的走线间距要改），ctrl选中两个网络右击，选择creat，再点different pair。需要移动元件，则切换为布局模式，移动元件时右击选择option有以下几个选项。Slide etch：移动器件时，附着的导线随器件一起移动并优化导线。Stretch etch：移动器件时，附着的导线随器件以任意角度移动。修改间距默认规则，也可以新建间距规则。拉线过程中更改走线的层。]]></description><category></category></item><item><title><![CDATA[ORCAD————绘画原理图]]></title><link>https://blog.youkuaiyun.com/DVYWUI/article/details/142704860</link><guid>https://blog.youkuaiyun.com/DVYWUI/article/details/142704860</guid><author>DVYWUI</author><pubDate>Fri, 04 Oct 2024 17:19:58 +0800</pubDate><description><![CDATA[原理图修改界面大小 options——Schematic Page Properties。依次单击放置一个元件的多个部分，而且通过剪切可以把元件的不同部分放在不同页面。修改新建页面的大小 options——Design Template。新建页面，右击SCHEMATIC1,选择New Page。place——part（快捷键P)也可以更改固定页面的大小。此时打开的是系统自带的库。]]></description><category></category></item><item><title><![CDATA[ALLEGRO————布局]]></title><link>https://blog.youkuaiyun.com/DVYWUI/article/details/142702750</link><guid>https://blog.youkuaiyun.com/DVYWUI/article/details/142702750</guid><author>DVYWUI</author><pubDate>Fri, 04 Oct 2024 15:43:54 +0800</pubDate><description><![CDATA[第三步，全选器件，或部分器件，框选中该芯片模块，之后右键disband group，这就可以移动了最后把super filter关闭。第一步，这个芯片和周围的器件组成了moudle，右键application mode切换到placement edit，然后框选已布局完成的模块右击选择 place replicate create，然后再右击选择done，再左击。然后再框选所要布局的模块右击选择place replicate apply,再选择你刚刚创建的模块。同时滤波器那只选symbol。]]></description><category></category></item><item><title><![CDATA[ORCAD————手动创建多部分逻辑封装]]></title><link>https://blog.youkuaiyun.com/DVYWUI/article/details/142695497</link><guid>https://blog.youkuaiyun.com/DVYWUI/article/details/142695497</guid><author>DVYWUI</author><pubDate>Thu, 03 Oct 2024 20:27:39 +0800</pubDate><description><![CDATA[此时显示A部分，view——previous part 可以查看B部分，快捷键：ctrl+B。放置管脚时，如果后续需要做仿真，则引脚类型要配置。View——package可以查看元件所有部分。在已有原理图库基础上新建元件。]]></description><category></category></item><item><title><![CDATA[ALLEGRO————叠层颜色修改和布局前准备]]></title><link>https://blog.youkuaiyun.com/DVYWUI/article/details/142692100</link><guid>https://blog.youkuaiyun.com/DVYWUI/article/details/142692100</guid><author>DVYWUI</author><pubDate>Thu, 03 Oct 2024 16:05:15 +0800</pubDate><description><![CDATA[隐藏网络——display——blank rates——nets。此时有两个层，如果想要顶层显示什么在下图位置勾选，包括板框和丝印。然后右键PL_TOP——match display抓取。绘制光绘文件,用来某个层显示上面，用来布局时切换层。顶层和底层，不用的层可以关闭。然后单击哪条网络就隐藏哪条。下图是整个网络隐藏整个打开。也可以不采用颜色那勾选。此时布局前准备完成。]]></description><category></category></item><item><title><![CDATA[ORACD————生成网表]]></title><link>https://blog.youkuaiyun.com/DVYWUI/article/details/142691926</link><guid>https://blog.youkuaiyun.com/DVYWUI/article/details/142691926</guid><author>DVYWUI</author><pubDate>Thu, 03 Oct 2024 14:43:39 +0800</pubDate><description><![CDATA[网表就会生成在allegro文件里。打开dsn文件即原理图。]]></description><category></category></item><item><title><![CDATA[ALLEGRO————导入元件网表和绘制板框，放置元件]]></title><link>https://blog.youkuaiyun.com/DVYWUI/article/details/142691288</link><guid>https://blog.youkuaiyun.com/DVYWUI/article/details/142691288</guid><author>DVYWUI</author><pubDate>Thu, 03 Oct 2024 14:22:08 +0800</pubDate><description><![CDATA[命令行里输入起始坐标（0，0）即x y 0 0,然后根据板框长度输入ix 2000;此时板框没有拦截（Keepin) 作用，然后绘制布局拦截，一般在板框内部,还有走线拦截，绘制走线所在的区域，布线距离板框10mil。修改四角——manufacture——Drafting——chamfer(倒角）/Fillet(弧角）导入网表——File——import——logic/Netlist。快速放置元器件——place——quickplace。绘制板框——add——line。然后右击板框，再右击done。]]></description><category></category></item><item><title><![CDATA[ORACD————保存已有原理的IC封装到自己的库]]></title><link>https://blog.youkuaiyun.com/DVYWUI/article/details/142691117</link><guid>https://blog.youkuaiyun.com/DVYWUI/article/details/142691117</guid><author>DVYWUI</author><pubDate>Thu, 03 Oct 2024 13:16:01 +0800</pubDate><description><![CDATA[然后粘贴到自己的库下。]]></description><category></category></item><item><title><![CDATA[ORCAD————元件原理图封装库]]></title><link>https://blog.youkuaiyun.com/DVYWUI/article/details/142684570</link><guid>https://blog.youkuaiyun.com/DVYWUI/article/details/142684570</guid><author>DVYWUI</author><pubDate>Wed, 02 Oct 2024 21:18:04 +0800</pubDate><description><![CDATA[右击下图另存为自己指定的路径再右击此处添加New Part,即新元件和封装放置引脚放置好引脚后 右击选择end more，再画中间的线保存，此时一个电阻就画好了。]]></description><category></category></item><item><title><![CDATA[ALLEGRO————IC封装]]></title><link>https://blog.youkuaiyun.com/DVYWUI/article/details/142672022</link><guid>https://blog.youkuaiyun.com/DVYWUI/article/details/142672022</guid><author>DVYWUI</author><pubDate>Tue, 01 Oct 2024 21:03:34 +0800</pubDate><description><![CDATA[阻焊层 绿油层，焊盘上面不能覆盖绿油，则阻焊层要比焊盘大一点，大多少根据元件密度决定，高密度加0.1，低密度加0.2。2. ix 1或iy -1               向x轴正方形偏移1个单位或向y轴负方向偏移1个单位。输入第二排最右边的15号引脚的坐标，记住切换引脚走向向左，再回车。更改库路径 setup——User Preferences。修改参数 setup——DesignParameters。计算第一个引脚的位置，根据元件的长宽。放置管脚Layout——Pin。新建封装 File——New。]]></description><category></category></item><item><title><![CDATA[SPI+DMA+FIFO（STM32H743+ADS127L11)]]></title><link>https://blog.youkuaiyun.com/DVYWUI/article/details/140867541</link><guid>https://blog.youkuaiyun.com/DVYWUI/article/details/140867541</guid><author>DVYWUI</author><pubDate>Fri, 02 Aug 2024 13:31:59 +0800</pubDate><description><![CDATA[STM32h743与adc芯片进行SPI通信，采集到的24位数据通过DMA搬运到指定的8位数组内存区，将24位数据转换成电压值后，通过两个FIFO将数据搬运到存放电压值的内存区。]]></description><category></category></item><item><title><![CDATA[STM32使用中断]]></title><link>https://blog.youkuaiyun.com/DVYWUI/article/details/139674813</link><guid>https://blog.youkuaiyun.com/DVYWUI/article/details/139674813</guid><author>DVYWUI</author><pubDate>Fri, 14 Jun 2024 10:46:44 +0800</pubDate><description><![CDATA[1.设置中断优先级分组，开启对应中断并设置中断的优先级，再更改GPIO中断触发模式。执行流程：进入中断执行中断内功能，中断执行完成回到main.c中的while。2.找到中断对应的回调函数并编写中断函数。]]></description><category></category></item><item><title><![CDATA[ads124s08开发（包括源码，外围电路设计）]]></title><link>https://blog.youkuaiyun.com/DVYWUI/article/details/139321838</link><guid>https://blog.youkuaiyun.com/DVYWUI/article/details/139321838</guid><author>DVYWUI</author><pubDate>Thu, 30 May 2024 17:36:28 +0800</pubDate><description><![CDATA[ADS124S08具有 PGA 和电压基准的低功耗、低噪声、高集成度12 通道4kSPS、24 位 Δ-Σ ADC，串行外设接口 (SPI) 兼容接口，可选用循环冗余校验 (CRC)， 其配有可配置的数字滤波器，能够在嘈杂的工业环境中提供低延迟转换结果和 50Hz 或60Hz 噪声抑制。可编程增益放大器 (PGA) 具备低噪声特性，并且可提供 1 到 128 的增益，能够为电阻桥或热电偶应用放大低幅值 信号。]]></description><category></category></item><item><title><![CDATA[git gitee clion 之多人协作]]></title><link>https://blog.youkuaiyun.com/DVYWUI/article/details/138489154</link><guid>https://blog.youkuaiyun.com/DVYWUI/article/details/138489154</guid><author>DVYWUI</author><pubDate>Mon, 06 May 2024 12:33:32 +0800</pubDate><description><![CDATA[但此时不是真正的合分支，gitee上主分支工程没有改变，需要创建pull request即merge request。首先需要在安装git和创建gitee账号和创建一个无版本控制的clion工程。到这已经创建好仓库了，接下来在gitee上对于刚刚创建的仓库添加开发人员。此时如果张三开发完成，就要把张三的分支合并到主分支上得到完整的工程代码。手动进行审查和测试，文件那一栏是工程的变化，然后点击合并分支。然后会得到一个工程文件，在此创建自己的分支。在此分支下更改工程，然后提交，推送到远端。]]></description><category></category></item><item><title><![CDATA[DAC82002的使用]]></title><link>https://blog.youkuaiyun.com/DVYWUI/article/details/138248968</link><guid>https://blog.youkuaiyun.com/DVYWUI/article/details/138248968</guid><author>DVYWUI</author><pubDate>Sat, 27 Apr 2024 15:14:12 +0800</pubDate><description><![CDATA[16 位 DAC82002 是一款高精度、低功耗、双通道数模转换器 (DAC)，具有无缓冲电压输出，DAC82002 包含一个上电复位电路，以确保 DAC 输出根据 RSTSEL 引脚的状态在零电平或中间电平上电，并保持在该电平，直到将有效代码写入器件。RESET 引脚拉低后，所有内部寄存器都会异步复位。DAC82002 使用多功能三线串行外设接口 (SPI)，运行时钟速率高达 50 MHz。]]></description><category></category></item><item><title><![CDATA[使用clion开发stm32的注意事项]]></title><link>https://blog.youkuaiyun.com/DVYWUI/article/details/137747572</link><guid>https://blog.youkuaiyun.com/DVYWUI/article/details/137747572</guid><author>DVYWUI</author><pubDate>Sun, 14 Apr 2024 16:20:47 +0800</pubDate><description><![CDATA[在clion中新建工程之后需要选择.cfg，但是在broad中不存在我们需要的芯片文件，所有需要我们自己写。cfg文件中我们只需要添加调试器类型和芯片文件的cfg文件即可在OpenOCD子文件夹中： interface 文件夹存储了各种调试器的配置文件，包括 cmsis-dap、stlink-v2 等。target 文件夹则存储了各种芯片的配置文件，例如 stm32f1x.cfg 就对应着 STM32F1 系列。]]></description><category></category></item></channel></rss>