Verilog实现八选一功能

最新推荐文章于 2024-03-26 17:10:30 发布

Cool2050

最新推荐文章于 2024-03-26 17:10:30 发布

阅读量2.4w

点赞数 35

分类专栏：数电门路语言实现文章标签： Verilog 数字电路设计物联网专业

本文链接：https://blog.youkuaiyun.com/Cool2050/article/details/90741304

版权

Verilog实现八选一附带源码

其实八选一就是基于四选一上的，只要大家增加变量，定义好变量类型并注意码代码时的规范就行了
具体的可以看一下源码，以及测试程序：
此为源码

module mux8_to_1 (out,i0,i1,i2,i3,i4,i5,i6,i7,s2,s1,s0);
  output out;
  input i0,i1,i2,i3,i4,i5,i6,i7;
  input s2,s1,s0;
    reg out;

  always @(s2 or s1 or s0 or i0 or i1 or i2 or i3 or i4 or i5 or i6 or i7)
    begin
      
         case({
   s2,s1,s0})
         2'b000: out = i0;
         2'b001: out = i1;
         2'b010: out = i2;