TAG- FPGA、Verilog、高性能设计FPGA、Verilog、高性能设计FPGA、Verilog、高性能设计
=阻塞赋值：顺序执行<=非阻塞赋值：并行执行- 锁存器
- case 中的 default
- 状态机的初始化
参考示意图
-
无
参考链接
- 无
作者 | 乐意奥AI
FPGA - 231116 - 第六章 - 高性能设计
于 2023-11-15 23:50:49 首次发布
本文探讨了在使用FPGA和Verilog进行设计时，阻塞和非阻塞赋值的区别，以及它们在状态机中的应用，特别是default状态机的初始化过程。通过实例和参考图解，帮助理解这两种赋值方式对性能的影响。
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
