从 TCP/IP 到 CCIP：Chainlink 与合约的互联网

最新推荐文章于 2026-01-05 15:51:53 发布
原创 最新推荐文章于 2026-01-05 15:51:53 发布 · 1k 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#tcp/ip #网络协议 #区块链 #预言机

未来已来。通过链上金融重塑资本市场预计将影响全球价值 8.67 万亿美元的资产的使用方式。

Chainlink 的跨链互操作性协议（CCIP）将会这一转型过程中发挥重要作用，这是区块链连接性和互操作性的突破，使得 DeFi 应用可以通过单一界面访问用户，并与其他不同区块链上的 DeFi 应用进行接口交互。CCIP 还使得现有金融系统与公链和私链之间无缝连接，使得将现有资产和金融服务迁移到链上变得轻而易举。如果成功，我们可能会看到数万亿美元的新资产流入区块链生态系统。

促进下一次 DeFi 革命

在过去几年里，跨链生态系统经历了一些成长的痛苦，因为之前的跨链解决方案由于设计选择不当、攻击面广和复杂的用户体验而遭受了一系列攻击。到目前为止，已经有超过 26 亿美元的资产因为跨链桥被黑客攻击而被盗取。市场需要一种更高安全性、可靠性和易用性标准的跨链解决方案。

根据 Chainalysis 的数据，2022 年在 DeFi 黑客攻击中被盗取的资金中有 64% 来自于跨链桥的攻击。

由世界一流的研究团队开创，CCIP 通过引入新功能将跨链安全性提升到新的水平，例如对通证转账的速率限制以减少潜在的损失，以

最低0.47元/天 解锁文章
跨链技术原理与实现：构建区块链互操作性网络
闲人编程的博客
07-27 683
跨链技术实现区块链互操作性网络 摘要：本文探讨了跨链技术的原理与实现，旨在解决当前区块链生态中90%链处于数据孤岛的问题。核心内容包括： 跨链技术分类：包括锁定/铸造、原子交换、中继链等模式 关键协议剖析：详细解析HTLC的数学原理和Python实现 中继链架构：以Polkadot的XCMP协议为例，展示跨链消息传递流程 资产桥模型：介绍锁定/铸造的实现机制 技术实现部分包含完整代码示例，涵盖HTLC合约和中继链消息验证系统。通过构建互操作性网络，跨链技术将成为Web3基础设施的核心组件，实现价值与数据的自
AI架构师手册：去中心化系统的灾难恢复
AIGC应用创新大全的博客
09-08 701
去中心化系统没有“中心存储”，数据的可用性完全依赖分布式冗余（多节点存储同一数据）。去中心化系统的灾难恢复，核心是**“分布式容忍故障”**——通过多节点协同、数据冗余、共识适配、跨链转移，让系统在故障发生时能自我修复。本文的核心要点灾难类型：节点级、网络级、数据级、共识级、应用级；数据冗余：用IPFS/Filecoin存储数据，用分片存储模型参数；共识适配：PoW分散节点，PoS设置故障节点踢出机制；跨分片/跨链：用Polkadot的Parachain转移业务，用XCM实现跨链协同；应用层容灾。
chainlink ccip之跨链nft交易
weixin_43677716的博客
02-16 1557
因此chainlink提供了一个叫做CCIP（跨链互操作性协议），该协议利用互操作性实现了用户在不同的区块链网络之间的限制；同时，由于每个区块链网络之间的共识机制不同，这将导致从A区块链网络到B区块链网络的互操作性耗时较长，并且因为共识机制的不同，各区块链网络的最终交易确认即最终性也有很大的区别。控制的不好，就会出现A区块链网络的α资产没来得及锁定（可能是交易过程中出现了链的分叉、回滚），B区块链就创建出了α资产，那这个时候就出现了很严重的问题。因此跨链过程中，最终性是至关重要的。
解读Chainlink跨链互操作协议CCIP
跨链技术践行者
07-27 946
此外，还能创建不受区块链限制的跨链游戏体验，使玩家能够在更安全、可扩展的区块链上进行游戏，同时存储高价值的物品。为了更好地了解CCIP的具体应用，让我们看几个实际案例：1）跨链NFT，用户可以在一个区块链上铸造NFT，然后在另一个区块链上进行交易或展示，提升了NFT的流动性和使用范围。然而，这些链之间由于缺乏有效的交流机制，加上区块链的预言机(Oracle)问题，导致Web3的数据、应用和资产碎片化，缺乏整合互通的解决方案。然而，Web3的真正价值尚未充分体现，主要原因是跨链的限制，导致资金无法自由流动。
多链互操作性标准解析：构建下一代区块链互联生态
weixin_44727517的博客
05-15 1445
互操作性标准正从“功能实现”迈向“安全与效率的平衡”。高安全性需求：优先CCIP或Hyperlane的ZK验证模式；多链兼容性：采用Naming Protocol或IEEE 3205的标准化接口。随着更多协议的成熟，真正的“链网互联”时代即将到来。
通过 CCIP 构建跨链应用（5 个案例）
ChainlinkO的博客
08-02 1101
目前，部署在多个区块链上的应用程序面临着资产、流动性和用户的碎片化问题。通过Chainlink CCIP，开发人员可以完成通证和任意信息的跨链传递，实现跨链的去中心化应用程序的创建，这些应用程序由部署在多个不同区块链网络上的智能合约组成，彼此互操作，形成一个统一的应用。
Chainlink 预言机新技术研发成果 - CCIP，DECO，FSS 和 OCR 2.0
ChainlinkO的博客
10-25 2081
本文总结了Chainlink 在 SmartCon 大会上发布的最新重大研究成果。包括信息跨链服务 CCIP，链下隐私方案 DECO，解决 MEV 的交易排序服务以及链下报告 OCR 2.0.
从“孤岛”到“联邦”：跨链技术如何让比特币、以太坊、Solana组成“区块链银河系”？
2501_91377248的博客
05-29 723
在区块链的“万链竞发”时代，一条链的繁荣已无法满足复杂商业需求：比特币网络日均交易量不足50万笔，却承载超1.3万亿美元市值；以太坊Gas费峰值突破1000 Gwei，导致DeFi用户被迫转向Layer2；而跨链DEX Synthetix虽实现链间资产兑换，却因不同链的共识差异，导致价格滑点长期高于中心化交易所30%。
CCNP 实验手册：TCP/IP 卷一中文版解析
1. **TCP/IP协议基础**：TCP/IP是互联网的基础，手册可能会讲解TCP/IP协议族的各个层次，包括应用层、传输层、网络层和数据链路层的工作原理，以及TCP和IP的主要功能。 2. **网络监控工具**：手册提到利用常用监控...
// Device: FT61F14X #include "SYSCFG.h" //Variable definition volatile char W_TMP @ 0x70 ;//系统占用不可以删除和修改 volatile char BSR_TMP @ 0x71 ;//系统占用不可以删除和修改 void interrupt ISR(void) { #asm;//系统设置不可以删除和修改 NOP;//系统设置不可以删除和修改 NOP;//系统设置不可以删除和修改 NOP;//系统设置不可以删除和修改 NOP;//系统设置不可以删除和修改 NOP;//系统设置不可以删除和修改 NOP;//系统设置不可以删除和修改 NOP;//系统设置不可以删除和修改 NOP;//系统设置不可以删除和修改 NOP;//系统设置不可以删除和修改 NOP;//系统设置不可以删除和修改 NOP;//系统设置不可以删除和修改 NOP;//系统设置不可以删除和修改 NOP;//系统设置不可以删除和修改 NOP;//系统设置不可以删除和修改 NOP;//系统设置不可以删除和修改 NOP;//系统设置不可以删除和修改 NOP;//系统设置不可以删除和修改 NOP;//系统设置不可以删除和修改 NOP;//系统设置不可以删除和修改 NOP;//系统设置不可以删除和修改 NOP;//系统设置不可以删除和修改 #endasm;//系统设置不可以删除和修改 //user_isr(); //调用用户中断函数 } /*------------------------------------------------- * 函数名：POWER_INITIAL * 功能： 上电系统初始化 * 输入： 无 * 输出： 无 --------------------------------------------------*/ void POWER_INITIAL(void) { OSCCON = 0B01110001; //16MHz 1:1 INTCON = 0; PORTA = 0B00000000; TRISA = 0B00000000; //PA输入输出 0-输出 1-输入 PA0输出 PORTB = 0B00000000; TRISB = 0B00000000; //PB输入输出 0-输出 1-输入 PORTC = 0B00000000; TRISC = 0B00000000; //PC输入输出 0-输出 1-输入 PC0输出 WPUA = 0B00000000; //PA端口上拉控制 1-开上拉 0-关上拉 WPUB = 0B00000000; //PB端口上拉控制 1-开上拉 0-关上拉 WPUC = 0B00000000; //PC端口上拉控制 1-开上拉 0-关上拉 WPDA = 0B00000000; //PA端口下拉控制 1-开下拉 0-关下拉 WPDB = 0B00000000; //PB端口下拉控制 1-开下拉 0-关下拉 WPDC = 0B00000000; //PC端口下拉控制 1-开下拉 0-关下拉 PSRC0 = 0B11111111; //PORTA 源电流设置最大 0:最小，1:最大 PSRC1 = 0B11111111; //PORTB 源电流设置最大 0:最小，1:最大 PSRC2 = 0B11111111; //PORTC 源电流设置最大 00:最小 11:最大 PSINK0 = 0B11111111; //PORTA灌电流设置最大 0:最小，1:最大 PSINK1 = 0B11111111; //PORTB灌电流设置最大 0:最小，1:最大 PSINK2 = 0B11111111; //PORTC灌电流设置最大 0:最小，1:最大 ANSELA = 0B00000000; } /*------------------------------------------------- * 函数名：Time1Initial * 功能： 时钟1初始化 * 输入： 无 * 输出： 无 --------------------------------------------------*/ void Time1Initial(void) { PCKEN |= 0B00000010; //使能timer1时钟模块 CKOCON = 0B00100000; TCKSRC = 0B00000011; //TIM1时钟为HIRC的2倍频 //Bit7:低频内振模式: 1 = 256K 振荡频率模式,0 = 32K 振荡频率模式 //Bit[6:4]:TIM2时钟源选择位 //值 时钟源 //0 系统时钟/主时钟 //1 HIRC //2 XT时钟/外部时钟 //3 HIRC的2倍频 //4 XT时钟/外部时钟的2倍频 //5 LIRC //6 LP时钟/外部时钟 //7 LP时钟/外部时钟的2位频 //Bit3: 保留位 //Bit[2:1]:TIM1时钟源选择位 //值 时钟源 //0 系统时钟/主时钟 //1 HIRC //2 XT时钟/外部时钟 //3 HIRC的2倍频 //4 XT时钟/外部时钟的2倍频 //5 LIRC //6 LP时钟/外部时钟 //7 LP时钟/外部时钟的2位频 TIM1CR1 =0B10000101; //预载允许，边沿对齐向上计数器，计数器使能 //Bit7:自动预装载允许位 //0: TIM1_ARR寄存器没有缓冲，它可以被直接写入； //1: TIM1_ARR寄存器由预装载缓冲器缓冲。 //Bit[6:5]:选择对齐模式 //00: 边沿对齐模式。计数器依据方向位(DIR)向上或向下计数。 //01: 中央对齐模式1。 //10: 中央对齐模式2。 //11: 中央对齐模式3。 //Bit4:方向 //0: 计数器向上计数。 //1: 计数器向下计数。 //Bit3:单脉冲模式 //0: 在发生更新事件时，计数器不停止； //1: 在发生下一次更新事件(清除CEN位)时，计数器停止。 //Bit2:更新请求源 //0: 如果UDIS允许产生更新事件，则下述任一事件产生一个更新中断: //寄存器被更新(计数器上溢/下溢) //软件设置UG位 //时钟/触发控制器产生的更新 //1: 如果UDIS允许产生更新事件，则只有当下列事件发生时才产生更新中断，并UIF置1: //寄存器被更新(计数器上溢/下溢) //Bit1:禁止更新 //0: 一旦下列事件发生，产生更新(UEV)事件: //计数器溢出/下溢 //产生软件更新事件 //时钟/触发模式控制器产生的硬件复位被缓存的寄存器被装入它们的预装载值。 //1: 不产生更新事件，影子寄存器(ARR、PSC、CCRx)保持它们的值。 //若设置了UG位或时钟/触发控制器发出了一个硬件复位，则计数器和预分频器被重新初始化. //Bit0:允许计数器 //0: 禁止计数器； //1: 使能计数器。 TIM1CR2 =0B00000000; //Bit7: TIM2计数器使能选择位 //0: TIM2CR1中的CEN位由其本身控制 //1: TIM2CR1中的内部使用的CEN跟随TIM1CR1中的T1CEN位，而TIM2CR1寄存器中的T2CEN不会随T1CEN变化 //Bit[6:3]: 保留 //Bit2: 捕获/比较控制位的更新控制选择 //0: 当捕获/比较的控制位为预装载时(T1CCPC=1)，只有在T1COMG位置1的时候这些控制位才被更新 ； //1: 当捕获/比较的控制位为预装载时(T1CCPC=1)，只有在T1COMG位置1或触发事件到来时这些控制位才被更新； //注: 该位只对拥有互补输出的通道有效。 //Bit1: 保留。 //Bit0: 捕获/比较预装载控制位 //0: 1SMOD, T1GP, T1CCxE，T1CCxNE，T1CCxP，T1CCxNP位(TIM1CCERx寄存器)和T1OCxM位(TIM1CCMRx寄存器) //1: 1SMOD, T1GP, T1CCxE，T1CCxNE，T1CCxP，T1CCxNP和T1OCxM位是预装载的；设置该位后，它们只在设置了 //T1COMG位(TIM1EGR寄存器)后或触发事件发生时才被更新。 //注: 该位只对具有互补输出的通道起作用。 TIM1SMCR=0B00000000; //Bit7: 主/从模式 //0: 无作用； //1: 触发输入(TRGI)上的事件被延迟了，以允许定时器1与它的从定时器间的完美同步(通过TRGO)。 //Bit[6:4]: 触发选择,这3位选择用于选择同步计数器的触发输入。 //000: 内部触发ITR0连接到TIM6 TRGO (此设计没有TIM6，所以固定接0) //001: 保留 //010: 内部触发ITR2连接到TIM5 TRGO(此设计没有TIM5，所以固定接0) //011: 保留 //100: TI1的边沿检测器(TI1F_ED) //101: 滤波后的定时器输入1(TI1FP1) //110: 滤波后的定时器输入2(TI2FP2) //111: 外部触发输入(ETRF) //注: 这些位只能在未用到(如SMS=000)时被改变，以避免在改变时产生错误的边沿检测。 //Bit3:保留 //Bit[2:0]: 时钟/触发/从模式选择,当选择了外部信号，触发信号(TRGI)的有效边沿与选中的外部输入极性相关 //000: 时钟/触发控制器禁止 – 如果CEN=1，则预分频器直接由内部时钟驱动。 //001: 编码器模式1 – 根据TI1FP1的电平，计数器在TI2FP2的边沿向上/下计数。 //010: 编码器模式2 – 根据TI2FP2的电平，计数器在TI1FP1的边沿向上/下计数。 //011: 编码器模式3 – 根据另一个输入的电平，计数器在TI1FP1和TI2FP2的边沿向上/下计数。 //100: 复位模式 – 在选中的触发输入(TRGI)的上升沿时重新初始化计数器，并且产生一个更新寄存器的信号。 //101: 门控模式 – 当触发输入(TRGI)为高时，计数器的时钟开启。一旦触发输入变为低，则计数器停止(但不复位)。 //110: 触发模式 – 计数器在触发输入TRGI的上升沿启动(但不复位)，只有计数器的启动是受控的。 //111: 外部时钟模式1 – 选中的触发输入(TRGI)的上升沿驱动计数器。 //注:如果TI1F_ED被选为触发输入(TS=100)时，不要使用门控模式。这是因为TI1F_ED在每次 //TI1F变化时只是输出一个脉冲，然而门控模式是要检查触发输入的电平。 TIM1ETR =0B00000000; //Bit7: 外部触发极性,该位决定是ETR还是ETR 用于触发操作。 //0: ETR不反相，即高电平或上升沿有效； //1: ETR反相，即低电平或下降沿有效。 //Bit6: 外部时钟使能,该位用于使能外部时钟模式2。 //0: 禁止外部时钟模式2； //1: 使能外部时钟模式2，计数器的时钟为ETRF的有效沿。 //注1: ECE位置1的效果与选择把TRGI连接到ETRF的外部时钟模式1相同(TIM1_SMCR寄存器中，SMS=111，TS=111)。 //注2: 外部时钟模式2可与下列模式同时使用: 触发标准模式；触发复位模式；触发门控模式。 //但是，此时TRGI决不能与ETRF相连(TIM1_SMCR寄存器中，TS不能为111)。 //注3: 外部时钟模式1与外部时钟模式2同时使能，外部时钟输入为ETRF。 //Bit[5:4]: 外部触发预分频器,外部触发信号EPRP的频率最大不能超过fMASTER/4。可用预分频器来降低ETRP的频率， //当EPRP的频率很高时，它非常有用: //00: 预分频器关闭； //01: EPRP的频率/2； //02: EPRP的频率/4； //03: EPRP的频率/8 //Bit[3:0]: 外部触发滤波器选择,该位域定义了ETRP的采样频率及数字滤波器长度。 //数字滤波器由一个事件计数器组成，它记录到N个事件后会产生一个输出的跳变: //0000: 无滤波器，以fMASTER采样 //1000: 采样频率fSAMPLING=fMASTER/8，N=6 //0001: 采样频率fSAMPLING=fMASTER，N=2 //1001: 采样频率fSAMPLING=fMASTER/8，N=8 //0010: 采样频率fSAMPLING=fMASTER，N=4 //1010: 采样频率fSAMPLING=fMASTER/16，N=5 //0011: 采样频率fSAMPLING=fMASTER，N=8 //1011: 采样频率fSAMPLING=fMASTER/16，N=6 //0100: 采样频率fSAMPLING=fMASTER/2，N=6 //1100: 采样频率fSAMPLING=fMASTER/16，N=8 //0101: 采样频率fSAMPLING=fMASTER/2，N=8 //1101: 采样频率fSAMPLING=fMASTER/32，N=5 //0110: 采样频率fSAMPLING=fMASTER/4，N=6 //1110: 采样频率fSAMPLING=fMASTER/32，N=6 //0111: 采样频率fSAMPLING=fMASTER/4，N=8 //1111: 采样频率fSAMPLING=fMASTER/32，N=8 TIM1IER =0B00000000;//禁止所有中断 //Bit7: 允许刹车中断 //0: 禁止刹车中断； //1: 允许刹车中断。 //Bit6: 触发中断使能 //0: 禁止触发中断； //1: 使能触发中断。 //Bit5: 允许COM中断 //0: 禁止COM中断； //1: 允许COM中断。 //Bit4: 允许捕获/比较4中断 //0: 禁止捕获/比较4中断； //1: 允许捕获/比较4中断。 //Bit3: 允许捕获/比较3中断 //0: 禁止捕获/比较3中断； //1: 允许捕获/比较3中断。 //Bit2: 允许捕获/比较2中断 //0: 禁止捕获/比较2中断； //1: 允许捕获/比较2中断。 //Bit1: 允许捕获/比较1中断 //0: 禁止捕获/比较1中断； //1: 允许捕获/比较1中断。 //Bit0: 允许更新中断 //0: 禁止更新中断； //1: 允许更新中断。 TIM1SR1 =0B00000000; //Bit7: 刹车中断标记,一旦刹车输入有效，由硬件对该位置1。 // 如果刹车输入无效，则该位可由软件清0。 //0: 无刹车事件产生； //1: 刹车输入上检测到有效电平 //Bit6: 触发器中断标记,当发生触发事件(当从模式控制器处于除门控模式外的其它模式时， //在TRGI输入端检测到有效边沿，或门控模式下的任一边沿)时由硬件对该位置1。 //它由软件清0。 //0: 无触发器事件产生； //1: 触发中断等待响应。 //Bit5: COM中断标记,一旦产生COM事件(当捕获/比较控制位: CciE、CciNE、OciM已被更新)该位由硬件置1。它由软件清0 。 //0: 无COM事件产生； //1: COM中断等待响应。 //Bit4: 捕获/比较4中断标记 //参考CC1IF描述。 //Bit3: 捕获/比较3中断标记 //参考CC1IF描述。 //Bit2: 捕获/比较2中断标记 //参考CC1IF描述。 //Bit1: 捕获/比较1中断标记 如果通道CC1配置为输出模式: 当计数器值与比较值匹配时该位由硬件置1， //但在中心对称模式下除外(参考TIM1_CR1寄存器的CMS位)。它由软件清0。 //0: 无匹配发生； //1: TIMx_CNT的值与TIMx_CCR1的值匹配。 //注: 在中心对称模式下，当计数器值为0时，向上计数，当计数器值为ARR时，向下计数（它从0向上计数到ARR-1，再由ARR向下计数到1）。 //因此，对所有的SMS位值，这两个值都不置标记。但是，如果CCR1>ARR，则当CNT达到ARR值时，CC1IF置1。 //如果通道CC1配置为输入模式: 当捕获事件发生时该位由硬件置1，它由软件清0或通过读TIM1_CCR1L清0。 //0: 无输入捕获产生； //1: 计数器值已被捕获(拷贝)至TIM1_CCR1(在IC1上检测到与所选极性相同的边沿)。 //Bit0: 更新中断标记,当产生更新事件时该位由硬件置1。它由软件清0。 //0: 无更新事件产生； //1: 更新事件等待响应。当寄存器被更新时该位由硬件置1: //若TIM1_CR1寄存器的UDIS=0，当计数器上溢或下溢时； //若TIM1_CR1寄存器的UDIS=0、URS=0，当设置TIM1_EGR寄存器的UG位软件对计数器 //CNT重新初始化时； //若TIM1_CR1寄存器的UDIS=0、URS=0，当计数器CNT被触发事件重新初始化时 //(参考0从模式控制寄存器TIM1_SMCR)。 TIM1SR2 =0B00000000; TIM1EGR =0B00000000; //Bit7: 产生刹车事件,该位由软件置1，用于产生一个刹车事件，由硬件自动清0。 //0: 无动作； //1: 产生一个刹车事件。此时MOE=0、BIF=1，若开启对应的中断(BIE=1)，则产生相应的中断。 //Bit6: 产生触发事件,该位由软件置1，用于产生一个触发事件，由硬件自动清0。 //0: 无动作； //1: TIM1_SR寄存器的TIF=1，若开启对应的中断（TIE=1），则产生相应的中断。 //Bit5: 捕获/比较事件，产生控制更新该位由软件置1，由硬件自动清0。 //0: 无动作； //1: 当CCPC=1，允许更新CCIE、CCINE、CciP，CciNP，OCIM位。 //注: 该位只对拥有互补输出的通道有效。 //Bit4: 产生捕获/比较4事件 //参考CC1G描述。 //Bit3: 产生捕获/比较3事件 //参考CC1G描述。 //Bit2: 产生捕获/比较2事件 //参考CC1G描述。 //Bit1: 产生捕获/比较1事件 //该位由软件置1，用于产生一个捕获/比较事件，由硬件自动清0。 //0: 无动作； //1: 在通道CC1上产生一个捕获/比较事件: 若通道CC1配置为输出: //设置CC1IF=1，若开启对应的中断，则产生相应的中断。若通道CC1配置为输入: //当前的计数器值被捕获至TIM1_CCR1寄存器，设置CC1IF=1，若开启对应的中断，则产生相应的中断。若CC1IF已经为1，则设置CC1OF=1。 //Bit0: 产生更新事件 //该位由软件置1，由硬件自动清0。 //0: 无动作； //1: 重新初始化计数器，并产生一个更新事件。注意预分频器的计数器也被清0(但是预分频系数不变)。 //若在中心对称模式下或DIR=0(向上计数)则计数器被清0；若DIR=1(向下计数)则计数器取TIM1_ARR的值。 TIM1CCMR1 =0B01101000;//CC1通道被配置为输出 //Bit7: 输出比较1清零使能 //该位用于使能使用TIM1_TRIG引脚上的外部事件来清通道１的输出信号(OC1REF)，参考17.5.9在外部事件发生时清除OCREF信号 //0: OC1REF 不受ETRF输入（来自TIM1_TRIG引脚）的影响； //1: 一旦检测到ETRF输入高电平，OC1REF=0。 //Bit[6:4]: 输出比较1模式,该3位定义了输出参考信号OC1REF的动作，而OC1REF决定了OC1的值。OC1REF是高电平有效，而OC1的有效电平取决于CC1P位。 //000: 冻结。输出比较寄存器TIM1_CCR1与计数器TIM1_CNT间的比较对OC1REF不起作用； //001: 匹配时设置通道1的输出为有效电平。当计数器TIM1_CNT的值与捕获/比较寄存器1(TIM1_CCR1)相同时，强制OC1REF为高。 //010: 匹配时设置通道1的输出为无效电平。当计数器TIM1_CNT的值与捕获/比较寄存器1(TIM1_CCR1)相同时，强制OC1REF为低。 //011: 翻转。当TIM1_CCR1=TIM1_CNT时，翻转OC1REF的电平。 //100: 强制为无效电平。强制OC1REF为低。 //101: 强制为有效电平。强制OC1REF为高。 //110: PWM模式1－ 在向上计数时，一旦TIM1_CNT<TIM1_CCR1时通道1为有效电平，否则为无效电平； //在向下计数时，一旦TIM1_CNT>TIM1_CCR1时通道1为无效电平(OC1REF=0)， 否则为有效电平(OC1REF=1)。 //111: PWM模式2－ 在向上计数时，一旦TIM1_CNT<TIM1_CCR1时通道1为无效电平，否则为有效电平； //在向下计数时，一旦TIM1_CNT>TIM1_CCR1时通道1为有效电平，否则为无效电平。 //注1: 一旦LOCK级别设为3(TIM1_BKR寄存器中的LOCK位)并且CC1S=00(该通道配置成输出) 则该位不能被修改。 //注2: 在PWM模式1或PWM模式2中，只有当比较结果改变了或在输出比较模式中从冻结模式切换到PWM模式时，OC1REF电平才改变。 //注3: 在有互补输出的通道上，这些位是预装载的。如果TIM1_CR2寄存器的CCPC=1，OCM 位只有在COM事件发生时，才从预装载位取新值。 //Bit3: 输出比较1预装载使能 //0: 禁止TIM1_CCR1寄存器的预装载功能，可随时写入TIM1_CCR1寄存器，并且新写入的数值立即起作用。 //1: 开启TIM1_CCR1寄存器的预装载功能，读写操作仅对预装载寄存器操作，TIM1_CCR1的预装载值在更新事件到来时被加载至当前寄存器中。 //注1: 一旦LOCK级别设为3(TIM1_BKR寄存器中的LOCK位)并且CC1S=00(该通道配置成输出) 则该位不能被修改。 //注2: 为了操作正确，在PWM模式下必须使能预装载功能。但在单脉冲模式下(TIM1_CR1寄存器的OPM=1)，它不是必须的。 //Bit2: 输出比较1 快速使能,该位用于加快CC输出对触发输入事件的响应。 //0: 根据计数器与CCR1的值，CC1正常操作，即使触发器是打开的。当触发器的输入有一个有效沿时，激活CC1输出的最小延时为5个时钟周期。 //1: 输入到触发器的有效沿的作用就象发生了一次比较匹配。因此，OC被设置为比较电平而与比较结果无关。 //采样触发器的有效沿和CC1输出间的延时被缩短为3个时钟周期。 //OCFE只在通道被配置成PWM1或PWM2模式时起作用。 //Bit[1:0]: 捕获/比较1 选择。这2位定义通道的方向(输入/输出)，及输入脚的选择: //00: CC1通道被配置为输出； //01: CC1通道被配置为输入，IC1映射在TI1FP1上； //10: CC1通道被配置为输入，IC1映射在TI2FP1上； //11: CC1通道被配置为输入，IC1映射在TRC上。此模式仅工作在内部触发器输入被选中 //(由TIM1_SMCR寄存器的TS位选择)。 //注: CC1S仅在通道关闭时(TIM1_CCER1寄存器的CC1E=0)才是可写的。 TIM1CCMR2 =0B00000000; TIM1CCMR3 =0B00000000; TIM1CCMR4 =0B00000000; TIM1CCER1 =0B00001111; //比较1互补输出使能，低电平有效；比较器1输出使能，低电平有效 //Bit7: 输入捕获/比较2互补输出极性。参考CC1NP的描述。 //Bit6: 输入捕获/比较2互补输出使能。参考CC1NE的描述。 //Bit5: 输入捕获/比较2输出极性。参考CC1P的描述。 //Bit4: 输入捕获/比较2输出使能。参考CC1E的描述。 //Bit3: 输入捕获/比较1互补输出极性 //0: OC1N高电平有效； //1: OC1N低电平有效。 //注1: 一旦LOCK级别(TIM1_BKR寄存器中的LCCK位)设为3或2且CC1S=00(通道配置为输出) 则该位不能被修改。 //注2: 对于有互补输出的通道，该位是预装载的。如果CCPC=1（TIM1_CR2寄存器），只有在 //COM事件发生时，CC1NP位才从预装载位中取新值。 //Bit2: 输入捕获/比较1互补输出使能 //0: 关闭－ OC1N禁止输出，因此OC1N的输出电平依赖于MOE、OSSI、OSSR、OIS1、 //OIS1N和CC1E位的值。 //1: 开启－ OC1N信号输出到对应的输出引脚，其输出电平依赖于MOE、OSSI、OSSR、 //OIS1、OIS1N和CC1E位的值。 //注: 对于有互补输出的通道，该位是预装载的。如果CCPC=1(TIM1_CR2寄存器)，只有在 //COM事件发生时，CC1NE位才从预装载位中取新值。 //Bit1: 输入捕获/比较1输出极性CC1通道配置为输出: //0: OC1高电平有效； //1: OC1低电平有效。 //CC1通道配置为触发(参考图61): //0: 触发发生在TI1F的高电平或上升沿； //1: 触发发生在TI1F的低电平或下降沿。 //CC1通道配置为输入(参考图61): //0: 捕捉发生在TI1F的高电平或上升沿； //1: 捕捉发生在TI1F的低电平或下降沿。 //注1: 一旦LOCK级别(TIM1_BKR寄存器中的LCCK位)设为3或2，则该位不能被修改。 //注2: 对于有互补输出的通道，该位是预装载的。如果CCPC=1（TIM1_CR2寄存器），只有在 //COM事件发生时，CC1P位才从预装载位中取新值。 //Bit0: 输入捕获/比较1输出使能 //CC1通道配置为输出: //0: 关闭－ OC1禁止输出，因此OC1的输出电平依赖于MOE、OSSI、OSSR、OIS1、 //OIS1N和CC1NE位的值。 //1: 开启－ OC1信号输出到对应的输出引脚，其输出电平依赖于MOE、OSSI、OSSR、 //OIS1、OIS1N和CC1NE位的值。 //该位决定了计数器的值是否能捕获入TIM1_CCR1寄存器。 //0: 捕获禁止； //0: 捕获使能。 //注: 对于有互补输出的通道，该位是预装载的。如果CCPC=1(TIM1_CR2寄存器)，只有在 //COM事件发生时，CC1E位才从预装载位中取新值。 TIM1CCER2 =0B00000000; TIM1CNTRH =0B00000000; //TIM1计数器 TIM1CNTRL =0B00000000; TIM1PSCRH =0B00000000; TIM1PSCRL =0B00000000; TIM1ARRH =0x03; //自动重载，周期 TIM1ARRL =0xe8; TIM1RCR =0B00001111; //重复计数器的值 TIM1CCR1H =0x01; //PWM脉宽 TIM1CCR1L =0xf4; TIM1BKR =0B11000000; //输出使能，禁止刹车 TIM1DTR =0B00000111; //死区发生器 //Bit[7:0]: 死区发生器设置,这些位定义了插入互补输出之间的死区持续时间。假设DT表示其持续时间，tCK_PSC为TIM1的时钟脉冲： //DTG[7:5]=0xx => DT=DTG[7:0]x tdtg，其中： tdtg=tCK_PSC. (f1) //DTG[7:5]=10x => DT=(64+DTG[5:0])x tdtg，其中：tdtg= tCK_PSC. (f2) //DTG[7:5]=110 => DT=(32+DTG[4:0])x tdtg， 其中：tdtg=8x tCK_PSC. (f3) //DTG[7:5]=111 => DT=(32+DTG[4:0])x tdtg， 其中：tdtg=16x tCK_PSC. (f4) TIM1OISR =0B00000000; //空闲输出状态设置 //Bit1：输出空闲状态1(OC1N输出)。 //0：当MOE=0时，则在一个死区时间后，OC1N=0； //1：当MOE=0时，则在一个死区时间后，OC1N=1。 //注：已经设置了LOCK(TIM1_BKR寄存器)级别1、2或3后，该位不能被修改。 //Bit0：输出空闲状态1(OC1输出)。 //0：当MOE=0时，如果OC1N使能，则在一个死区后，OC1=0； //1：当MOE=0时，如果OC1N使能，则在一个死区后，OC1=1。 //注：已经设置了LOCK(TIM1_BKR寄存器)级别1、2或3后，该位不能被修改。 LEBCON =0B00000000; //前沿消隐禁止 //Bit7 前沿消隐使能位（仅当ADGO=0时可进行切换，否则ADC工作异常） //1 = 使能 //0 = 禁止 //Bit[6:5]: 前沿消隐通道选择 //00 = TIM1_CH1 //01 = TIM1_CH2 //10 = TIM1_CH3 //11 = TIM1_CH4 //Bit4: N/A 保留位，读0 //Bit3: PWM消隐沿选择 //0 = PWM上升沿 //1 = PWM下降沿 //Bit[2:0]:TIM1的故障源使能，高有效 //BKS2：选择ADC阈值比较 //BKS1：选择LVD检测 //BKS0：选择BKIN管脚 } /*------------------------------------------------- * 函数名：main * 功能： 主函数 * 输入： 无 * 输出： 无 --------------------------------------------------*/ void main(void) { POWER_INITIAL(); Time1Initial(); //初始化timer1 while(1) { NOP(); } } 详细解释代码
08-04
定时器从0开始计数，当计数器值等于ARR时，计数器复位并重新开始计数。 - **比较寄存器（CCR）** 决定PWM波形的占空比。当计数器值小于CCR时，输出为高电平；当计数器值大于等于CCR时，输出为低电平（具体电平取决于...
Chainlink：连接 Web2 与 Web3 的去中心化桥梁
web3
05-30 2471
Chainlink是连接Web2与Web3的关键桥梁，作为去中心化预言机网络，它通过智能合约为区块链提供安全可靠的链下数据。其核心价值在于：1）采用去中心化节点网络和共识机制确保数据真实性；2）提供数据预言机、VRF随机数、自动化服务等七大功能；3）广泛应用于DeFi、NFT、保险等场景；4）通过跨链协议CCIP实现多链互联。从2017年白皮书到2021年v2升级，Chainlink已发展为区块链抽象层，未来将持续推动Web3生态扩展，成为去中心化世界的基础设施支柱。
TCP/IP各协议与封装
weixin_33895657的博客
08-10 1908
TCP/IP网络协议栈分为应用层（Application）、传输层（Transport）、网络层（Network）和链路层（Link）四层。如下图所示（该图出自[TCPIP]）。 图 36.1. TCP/IP协议栈 两台计算机通过TCP/IP协议通讯的过程如下所示（该图出自[TCPIP]）。 图 36.2. TCP/IP通讯过程 ...
从滑动窗口到拥塞控制：TCP高效可靠传输的三大支柱
祯的博客
01-04 414
TCP的高性能与可靠性源于三大核心机制的协同：流量控制通过接收方窗口防止缓冲区溢出，滑动窗口实现高吞吐连续发送，拥塞控制则以慢启动、拥塞避免等算法维护网络整体稳定。本文系统解析三者如何通过序号、ACK、窗口字段与状态机联动，在不可靠网络上构建“既快又稳”的数据通道，并揭示快重传、TIME_WAIT、窗口缩放等关键细节，为理解现代网络协议栈提供完整认知框架。
基于路由器的串口数据 IP 封装传输配置手册
ICT系统集成实战派博主｜深耕数通/云计算/网络安全/系统集成领域，聚焦华为/思科/华三/锐捷设备配置、项目排障与落地实战。
01-02 287
提供基于路由器的串口数据 IP 封装透传解决方案。通过将 RS232 串口数据封装为 IP 报文，利用 TCP 协议在 IP 网络中传输，后端设备接收后解封装还原为串口数据，实现跨网段、远距离的串口通信。若 TCP Client 与 TCP Server 不在同一网段（三层组网场景），需在两端路由器上配置静态路由或动态路由协议（如 OSPF、RIP），确保两端 IP 地址可达。进入 GE0/0/0 接口视图，配置与 TCP Client 同网段的 IP 地址，作为 TCP 服务端的通信地址。
TCP协议讲解
2301_79551553的博客
12-31 1455
TCP协议格式、确认应答机制（ACK）、超时重传、三次握手四次挥手、MSL、滑动窗口、拥塞控制、拥塞窗口、延迟应答，TCP面向字节流、粘包问题的解决
抓包工具-wireshark、TCPdump
Zorazjj的博客
01-05 109
抓包（packet capture）就是将网络传输发送与接收的数据包进行截获、重发、编辑、转存等操作，也用来检查网络安全。抓包也经常被用来进行数据截取等。抓包工具是拦截查看网络数据包内容的软件。主流的有windows和MacOS平台是wireshark、sniffer、httpwatch、iptool等，Linux平台是TCPdump。分析数据传输协议。定位网络协议的问题。从数据包中获取想要的信息。将截取到的数据包进行修改，伪造，重发。（1）Frame: 物理层的数据帧概况。
TCP 协议深度指南：历史、设计哲学、报文格式与 tcpdump 抓包实战
最新发布
m0_74186706的博客
01-05 604
一、TCP 历史及其设计哲学TCP 是互联网的 “基石协议” 之一，其诞生与发展始终围绕 “解决异构网络的可靠通信” 核心目标。
IP 地址实用工具表
科技D人生
01-03 75
这是一张IP地址实用工具速查表，主要包含四大核心模块：1)子网划分工具，提供不同子网位数对应的掩码、可用IP数和通配符；2)IP地址分类，包括A-E类地址范围及私有地址段；3)常用公共DNS服务器地址；4)进制转换工具，展示掩码的十进制与二进制对应关系。该表整合了网络配置中的关键参数，如/24子网掩码255.255.255.0、私有地址10.x.x.x/172.16.x.x/192.168.x.x等高频信息，可快速辅助网络规划、故障排查等日常工作，是网络工程师的实用参考资料。
iproute2——ip
baboon_chen
12-31 1013
ip 是 Linux 中用于管理网络配置的核心命令，属于 iproute2 工具集，可替代 ifconfig、route 等传统工具。它支持配置 IP 地址、管理网络接口、路由表、ARP 表、隧道及网络命名空间等，功能强大且高效，适用于系统运维与网络调试，但配置默认不持久化，需配合其他机制实现开机生效。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值