<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[Cauchy_Z的博客]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/Cauchy_Z</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; Cauchy_Z]]></copyright><item><title><![CDATA[SOC FPGA linux系统搭建（Terasic DE10-Nano开发板）]]></title><link>https://blog.youkuaiyun.com/Cauchy_Z/article/details/127552036</link><guid>https://blog.youkuaiyun.com/Cauchy_Z/article/details/127552036</guid><author>Cauchy_Z</author><pubDate>Tue, 08 Nov 2022 22:07:46 +0800</pubDate><description><![CDATA[SOC Linux系统移植]]></description><category></category></item><item><title><![CDATA[Linux虚拟机设备无法连接到它的理想主机控制器]]></title><link>https://blog.youkuaiyun.com/Cauchy_Z/article/details/127720938</link><guid>https://blog.youkuaiyun.com/Cauchy_Z/article/details/127720938</guid><author>Cauchy_Z</author><pubDate>Sun, 06 Nov 2022 20:51:37 +0800</pubDate><description><![CDATA[Linux虚拟机设备无法连接到它的理想主机控制器]]></description><category></category></item><item><title><![CDATA[基于FPGA的呼吸灯的实现（vhdl实现）]]></title><link>https://blog.youkuaiyun.com/Cauchy_Z/article/details/120229512</link><guid>https://blog.youkuaiyun.com/Cauchy_Z/article/details/120229512</guid><author>Cauchy_Z</author><pubDate>Sun, 12 Sep 2021 21:55:20 +0800</pubDate><description><![CDATA[实验原理

对于FPGA的引脚电压只有“0”和“1”两个电平，不能通过逐渐增加电压再逐渐减小电压实现要求，但是可以通过改变引脚单位时间内高电平的输出时间来实现呼吸灯，也就是让FPGA引脚输出一系列PWM波信号并不断改变PWM波的占空比实现呼吸灯的功能。
实现设计

pwm 输出模块
占空比改变模块

实现代码

top文件

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity pwm_led is
 por]]></description><category></category></item><item><title><![CDATA[基于FPGA的数字示波器的触发/采集]]></title><link>https://blog.youkuaiyun.com/Cauchy_Z/article/details/119304475</link><guid>https://blog.youkuaiyun.com/Cauchy_Z/article/details/119304475</guid><author>Cauchy_Z</author><pubDate>Mon, 02 Aug 2021 20:19:18 +0800</pubDate><description><![CDATA[信号触发原理

触发
只有满足一个预设的条件，示波器才会捕获一条波形，这个根据条件捕获波形的动作就是触发。
原理

示波器在没有触发的时候，会随机抓取一段时间的信号并生成图像，由于信号是连续不断的，随机抓取的位置并无规律，这些静态的图像逐个显示，就像放胶片电影一样，组合在一起就形成了动态的显示，最终在屏幕上的效果就是看到来回滚动的波形。
我们设定一个条件，用一个直流电平作为参考，当信号的电压大于直流电平的一瞬间作为抓取信号的起始点。如下图所示，红色细线就是参考的直流电平，由于每次抓取图像的位置是有规律的，都]]></description><category></category></item><item><title><![CDATA[基于FPGA+stm32的的等精度频率计]]></title><link>https://blog.youkuaiyun.com/Cauchy_Z/article/details/119148035</link><guid>https://blog.youkuaiyun.com/Cauchy_Z/article/details/119148035</guid><author>Cauchy_Z</author><pubDate>Tue, 27 Jul 2021 18:43:30 +0800</pubDate><description><![CDATA[整体功能：实现正弦波（方波）的频率和周期测量，并测量方波信号占空比
测量方法：
1.频率测量：使用等精度测量方法：等精度测量，由于设置的门控时间是5000个待测的信号的周期，所以当输入信号频率较低，会导致测量的时间过长。
2.占空比测量：这里借鉴了基于FPGA的简易频率计设计这篇文章的测量方法。通过门控时间内，对PLL倍频的200MHz时钟clk_200计数，读出待测信号连续的四个边沿的计数值，通过计算可以得到高电平的时间和待测信号的周期。然后计算可得到占空比。此外在输入频率较低的情况，上述测量得到的周期的]]></description><category></category></item><item><title><![CDATA[基于STM32+FPGA的DDS实现]]></title><link>https://blog.youkuaiyun.com/Cauchy_Z/article/details/119088874</link><guid>https://blog.youkuaiyun.com/Cauchy_Z/article/details/119088874</guid><author>Cauchy_Z</author><pubDate>Sun, 25 Jul 2021 23:00:31 +0800</pubDate><description><![CDATA[DDS
基于FPGA的DDS
SPI
系统结构

功能实现：
在SPI接口下挂接上DDS模块，通过单片机向FPGA发送频率字实现任意频率正弦波的波形，并通过DAC模块输出
单片机部分
通过按键输入待产生的信号频率，通过公式转化为32位频率字，通过SPI发给FPGA

FPGA部分
接受单片机的频率字输入，通过DDS输出输入的正弦波波形
实际测试
如下所示：输出1MHz和500kHz正弦波输出：


由下图看出波形有明显的毛刺，这是时钟和数据不同步造成的，我采用DAC的时钟由主频直接分频产生，时钟不干净（主要]]></description><category></category></item><item><title><![CDATA[基于STM32+FPGA的SPI接口]]></title><link>https://blog.youkuaiyun.com/Cauchy_Z/article/details/118970049</link><guid>https://blog.youkuaiyun.com/Cauchy_Z/article/details/118970049</guid><author>Cauchy_Z</author><pubDate>Sun, 25 Jul 2021 22:06:43 +0800</pubDate><description><![CDATA[licheng





]]></description><category></category></item><item><title><![CDATA[基于FPGA的AD/DA实验]]></title><link>https://blog.youkuaiyun.com/Cauchy_Z/article/details/118904654</link><guid>https://blog.youkuaiyun.com/Cauchy_Z/article/details/118904654</guid><author>Cauchy_Z</author><pubDate>Mon, 19 Jul 2021 18:06:49 +0800</pubDate><description><![CDATA[掌握并行DAC、ADC的接口时序

DDS信号的产生 参考《基于FPGA的DDS实现》
用DDS合成信号，经过DAC输出
用ADC采集信号

高速AD/DA转化器


AD9762是无符号的DAC器件
有符号补码需要先把高位取反再送给DAC*
AD9200是无符号的ADC


最大电压对应MAX值


0电压对应0值


注意ADC芯片还有一个溢出 out of range 信号


ADC输入的电压如果超限，则溢出信号置位1


一旦检测到ADC溢出，必须先调整其不溢出之后，再进行其他处理动作。
ADDA]]></description><category></category></item><item><title><![CDATA[基于FPGA的DDS实现]]></title><link>https://blog.youkuaiyun.com/Cauchy_Z/article/details/118729363</link><guid>https://blog.youkuaiyun.com/Cauchy_Z/article/details/118729363</guid><author>Cauchy_Z</author><pubDate>Fri, 16 Jul 2021 15:39:28 +0800</pubDate><description><![CDATA[DDS

直接数字合成技术（Direct Digital Synthesizer，DDS）诞生于 20 世纪 70 年代，该技术融合数字信号处理理论和方法，从相位的角度进行数字化处理以获得所需要的正余弦波。

DDS结构框图如下所示。其基本结构包括 N 位加法器、N 位相位寄存器、波形存储器、数模转换器、低通滤波器和工作时钟；其中 N 位加法器和 N 位相位寄存器构成 DDS 的相位累加器。




基本原理：

在参考时钟的驱动下，DDS 模块开始工作，当每一个参考时钟来临时，相位累加器增加一个频率控制.]]></description><category></category></item><item><title><![CDATA[基于FPGA的简易时钟（含verilog源码）]]></title><link>https://blog.youkuaiyun.com/Cauchy_Z/article/details/117632357</link><guid>https://blog.youkuaiyun.com/Cauchy_Z/article/details/117632357</guid><author>Cauchy_Z</author><pubDate>Sun, 06 Jun 2021 18:05:16 +0800</pubDate><description><![CDATA[基于FPGA的简易数字时钟（含Verilog代码）
实验板板上亲测可用。]]></description><category></category></item><item><title><![CDATA[基于FPGA的数字等精度频率计]]></title><link>https://blog.youkuaiyun.com/Cauchy_Z/article/details/117263973</link><guid>https://blog.youkuaiyun.com/Cauchy_Z/article/details/117263973</guid><author>Cauchy_Z</author><pubDate>Tue, 25 May 2021 21:15:05 +0800</pubDate><description><![CDATA[基于FPGA的数字等精度频率计（Verilog实现）]]></description><category></category></item></channel></rss>