SR锁存器—＞带EN的SR锁存器—＞D锁存器—＞边沿触发式D触发器—＞寄存器

其实选择与非门当做构成SR锁存器的基本逻辑电路是有漏洞的，所以才导致了后续的都为低电平的时候，Q和非Q都是亮起的。但是我们设计的初衷是：Q和非Q是互斥的，是不能同时亮起的，且为了达到这一点，要使得其中两者中的任意一个发生了变化，那么这个变化都要正反馈给另外一个，以此达到通知的目的，这就是为什么最后SR锁存器中，最后输出的结果为另外一个输出的输入，我们都知道一开始有两个原始输入来控制这两个输入，那么这个原始输入和另一个结果的输出的输入是什么关系呢？这就设计了逻辑推导。首先因为Q和非Q是互斥的，比如当Q是亮的时候，那么这个时候一定要保持非Q是暗的，即*（原始输入R，Q输入） = （0,1）（1,1）通过一个逻辑电路一定是低电平的，且当Q时暗的时候，非Q一定是亮的，即（1，0）（0,0）通过一个逻辑电路一定是高电平，这样的逻辑电路还真不好找，但是发现其中逻辑与非门可以满足其中的三个，之后其中的（0,1）不能满足，这样的话，那只能将这种情况人为的设置为无效的条件，但是也为后续这种锁存器的不好用埋下了伏笔，故而就有了锁存器的不断改进，最后到了沿触发式D触发器，才是真正解决了既能锁，又没有特殊情况的问题。

———————————————————————————————————————————

• SR锁存器到底是什么？其实SR锁存器有两种方式，一种是与非门的锁存器，一种是或非门的锁存器，我们只讲与非门的锁存器，与非门构成的SR锁存器是是一个以低点平为信号的锁存器，其中S,R的初始状态都是高电平的，其中的S是set是设置Q的，其中的R是reset是设置Q非的。当如果S,R一开始都是高电平的话，那么其中的Q和非Q都是不确定的，因为这个结构是循环的，上一个与非门的结果会通过正反馈来控制下面的与非门（相反也是一样的），所以当两个都设置为为1的时候，其中的Q和非Q到底谁亮是取决于上次电路的结果的。当S,R都处于初始位置的时候，即都是