135 注意事项

最新推荐文章于 2024-06-27 00:00:00 发布

原创最新推荐文章于 2024-06-27 00:00:00 发布 · 180 阅读

0 ·

CC 4.0 BY-SA版权

135 专栏收录该内容

2 篇文章

订阅专栏

本文介绍了如何将P60P61设置为真开漏口并输出高电平的方法，需要外接上拉电阻。此外还探讨了DAC模块的特性及其在比较器模块中的应用。

1.P60 P61 做输出为真开漏口，要想输出高电平需要外接上拉电阻

2.DAC部分驱动能力很弱，DAC模块在比较器模块中。

CGC->PER1 |= CGC_PER1_PGACMPEN_Msk;
	CMP_VREF_Init(CMP_CHANNEL_0,CMP_VDD_VSS_REFERENCE_VOLTAGE);
	CMP_VREF_Set_Value(CMP_CHANNEL_0,0);
	TESOPT = 0x3D;
	TESCTL  |= 1<<6;

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

C_ROOKIES

关注关注

0
点赞
踩
0

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

专栏目录

开漏（open drain)和开集(open colletor)

u011698475的博客

07-31

6596

开漏电路中的“漏”即是MOSFET的漏极，开漏电路即是指MOSFET的漏极为输出的电路。一般的用法是在漏极外部的电路添加上拉电阻。完整的开漏电路应该由开漏器件和开漏上拉电阻组成，如图1所示：图1 开漏电路有如下特点： 1、利用外部电路的驱动能力，减少IC内部驱动。当IC内部MOSFET导通时，驱动电流从外部VCC流经上拉电阻R pull-up，MOSFET到GND，IC内部只需要很小的栅极驱动电流。 2、可以将多个开漏输出...

有关推挽输出、开漏输出、复用开漏输出、复用推挽输出以及上拉输入、下拉输入、浮空输入、模拟输入区别

10-13

5635

有关推挽输出、开漏输出、复用开漏输出、复用推挽输出以及上拉输入、下拉输入、浮空输入、模拟输入区别最近在看数据手册的时候，发现在Cortex-M3里，对于GPIO的配置种类有8种之多：（1）GPIO_Mode_AIN 模拟输入（2）GPIO_Mode_IN_FLOA

参与评论您还未登录，请先登录后发表或查看评论

点亮LED灯及IAR调试

Black_Cat_33的博客

04-24

3996

stm8s点亮LED灯及IAR调试

开漏输出、推挽输出的区别

qq_36823004的博客

06-01

7220

梳理推挽、开漏、OC、OD

1+1>2

05-28

2583

梳理推挽、开漏、OC、OD

12nm注意事项

Shandong_Alan的博客

06-27

4743

同时，所有的有源区需要落在fin上，器件的width也会是0.048的整数倍，即width所占的fin数量。实际连线时会大量使用客户的pcell来快速实现金属叠层，shielding添加等目的，如项目中没有可以使用的pcell，推荐优先做好多数mos尺寸的po孔，如length=0.24，0.135，0.016。（3）Metal规则与连线：Metal层次规则与22等小制程一样，不同宽度，不同平行长度有不同的drc，根据不同层metal界定标准也不同，对于单根metal宽度，间距，面积等都有要求。

Android高效编程注意事项

AndyLizh的专栏

10-06

1151

最近用 Android开发了几个模块，感觉有点慢，后来好好看了相关优化Android代码的知识，优化之后，感觉快了很多。在这里与大家分享一下,下面只是说的一些很基础有很重要的知识，你想要编写运行速度很快、占用内存少的代码可能有点帮助。概述 There are two basic rules for resource-constrained systems Don't do

MIPI-FPC-Layout注意事项.pdf

05-23

MIPI FPC Layout注意事项 MIPI FPC Layout是指在Flexible Printed Circuit（FPC）设计中，尤其是MIPI信号走线的设计注意事项。MIPI信号是一种差分信号，需要特殊的走线设计以确保信号的传输质量。一、差分信号的...

135MW电气操作、系统及相关注意事项.pptx

10-10

135MW电气操作、系统及相关注意事项.pptx

主体结构注意事项.doc

10-11

【主体结构注意事项】在建筑工程中，主体结构是建筑物的基础，其中钢筋工程尤为关键，因为钢筋是决定结构承载力的核心元素。为了确保工程质量，必须在施工过程中严格把控钢筋工程的每一个环节。 1. 钢筋工程的预检...

密炼机安全操作规程、注意事项.docx

10-01

密炼机作为橡胶加工中的重要设备，其安全操作规程与注意事项是确保生产安全和设备寿命的关键。以下是对密炼机安全操作规程和注意事项的详细解释： 1. 开机前的检查工作至关重要，主要包括： a. 检查减速器、翻转箱...

关于开漏

fgupupup的博客

12-18

188

https://zhuanlan.zhihu.com/p/41942876

【转载】开漏、开集电路详解

最新发布

12-06

MiniBtMaster_minibt_16940_1764966207180.zip

12-06

MiniBtMaster_minibt_16940_1764966207180.zip

本项目是一个专为Linux系统设计的自动化安装与回滚管理工具集_它包含针对MySQL数据库Redis缓存服务器以及NginxWeb服务器的一键部署脚本_通过参数化命令实现快速安装与.zip

12-06

无线传感器网络（WSN）中的节能睡眠调度和基于树状的集群路由协议.zip

12-06

1.版本：matlab2014a/2019b/2024b 2.附赠案例数据可直接运行。 3.代码特点：参数化编程、参数可方便更改、代码编程思路清晰、注释明细。 4.适用对象：计算机，电子信息工程、数学等专业的大学生课程设计、期末大作业和毕业设计。

跟网型逆变器小干扰稳定性分析与控制策略优化研究（Simulink仿真实现）

12-06

跟网型逆变器小干扰稳定性分析与控制策略优化研究（Simulink仿真实现）内容概要：本文围绕跟网型逆变器的小干扰稳定性展开分析，重点研究其控制策略的优化方法，并通过Simulink进行仿真实现。研究内容涵盖含分布式电源的配电网中逆变器的动态响应特性、小干扰下的系统稳定性判据，以及提升稳定性的控制策略设计与验证，旨在提升新能源并网系统的稳定性和可靠性。; 适合人群：从事电力系统、新能源并网、逆变器控制等相关领域的科研人员及电气工程专业的研究生。; 使用场景及目标：① 分析跟网型逆变器在小干扰下的稳定性问题；② 设计并优化逆变器控制策略以提升系统稳定性；③ 利用Simulink搭建仿真模型验证理论分析与控制方案的有效性。; 阅读建议：建议结合文中提供的Simulink仿真模型深入理解控制策略的设计逻辑与稳定性分析过程，重点关注系统建模、控制参数调节与仿真结果分析之间的关联，以提升实际科研与工程应用能力。

PCIE 的Layout注意事项？

10-18

<think>嗯，用户这次聚焦在PCIe的Layout设计注意事项上，看来是个硬件工程师或者PCB设计师。之前我已经系统介绍过PCIe协议基础，现在ta需要更落地的设计指导。用户引用了5份资料，其中[^1][^2]专门讲PCIe 5.0/通用Layout，[^3][^4]涉及信号完整性和版本差异，[^5]虽然是SPI设计但也有参考价值。用户可能正在画PCIe 4.0以上版本的高速板，因为引用的资料集中在高端规范。要注意ta没明确说具体版本，所以回答要覆盖通用原则同时突出5.0/6.0的特殊要求。从引用[^3]看，ta应该关心过孔处理、参考平面这些细节，上次回答的差分阻抗公式$Z_{diff} = \frac{2Z_0(1-k)}{\sqrt{1-k^2}}$可能也需要深化。需要重点组织这些内容：先强调参考平面完整性（用户引用[^3]提到GND参考层），特别是挖空处理；然后讲阻抗控制，引用[^1]的100Ω±5%要强调；过孔部分结合引用[^3]的"换层需伴随GND过孔"展开；AC耦合电容布局单独列项，因为引用[^3]图示很关键；最后补充新材料要求（特别是PCIe 5.0以上用Megtron6）。布局布线部分要把用户分散的引用整合：走线长度限制（引用[^3]的5英寸）、等长±5mil（引用[^3]）、避免直角（引用[^5]的3H原则引申）。对高速版本要补充背钻（引用[^1]）、玻纤效应（引用[^2]）等新问题。仿真验证环节用户没提但必须包含，引用[^2]提到信号完整性分析，这里加入S参数和TDR的具体指标。最后用流程图展示设计流程，把用户引用的各个知识点串联起来。 </think>以下是PCIe接口Layout设计的核心注意事项，结合信号完整性、电磁兼容性及高速设计原则整理： ### 一、参考平面与阻抗控制 1. **参考平面要求** - 差分线必须以**完整GND层**作为参考平面 - 禁止跨越电源分割区，参考平面边缘需内缩$3H$（$H$为线到参考层距离）[^3] - 关键区域挖空处理： ```plaintext | 器件引脚处 | AC耦合电容下方 | 连接器焊盘 | |-----------|----------------|-----------| | 第二层GND挖空 | 所有层GND挖空 | 邻近层挖空 | ``` 2. **阻抗控制** - 差分阻抗：$100\Omega \pm 5\%$（PCIe 3.0+/4.0+要求±3%）[^1] - 单端阻抗：$50\Omega \pm 10\%$ - 过孔阻抗补偿：采用**泪滴焊盘**或**反焊盘尺寸优化** $$ Z_{via} \approx \frac{87}{\sqrt{\varepsilon_r +1.41}} \ln \left( \frac{5.98H}{0.8D_1 + T} \right) $$ （$H$：介质厚度，$D_1$：钻孔直径，$T$：铜厚） ### 二、走线规则 | **参数** | PCIe 3.0要求 | PCIe 4.0+/5.0强化要求 | |--------------------|--------------------|--------------------------| | 走线长度偏差 | ±5mil（含Pin Delay）| ±2mil[^1] | | 过孔数量 | ≤2个（板内） | ≤1个 | | 过孔伴地孔 | 换层处加GND过孔 | 每信号孔配2个GND过孔 | | 弯曲角度 | ≥135° | 圆弧倒角（半径≥5W） | | 邻近走线间距 | ≥3W（W=线宽） | ≥5W[^2] | > **注**：PCIE 5.0需控制板内走线≤5inch（12.7cm），外接电缆≤1m[^3] ### 三、AC耦合电容布局 ```mermaid graph LR A[发送端芯片] --> B[AC耦合电容] --> C[接收端] ``` 1. **位置优先级**： - 首选靠近**发送端**（TX芯片） - 次选靠近连接器（若为插卡设备） 2. **布局要点**： - 电容下方所有层GND挖空[^3] - 差分对电容**对称放置**，容值匹配±1% - 0402封装优于0603（减小寄生电感） ### 四、电源与EMC设计 1. **电源隔离** - 采用**π型滤波器**：$10\mu F + 0.1\mu F + 磁珠$ - 电源层分割间隙≥40mil（避免串扰） 2. **屏蔽措施** - 金手指区域加**接地铜带** - 差分线两侧加**GND屏蔽过孔**（间距≤λ/10，λ为最高频波长） - 连接器金属外壳多点接地 ### 五、高速版本升级要点 | **特性** | PCIe 4.0/5.0新增要求 | |----------------|------------------------------| | 板材 | 低损耗基材（Dk≤3.5, Df≤0.005）| | 表面处理 | 选择ENEPIG（非沉金） | | 背钻深度 | 残桩≤10mil（5.0要求≤5mil） | | 玻纤效应补偿 | 采用**交织玻纤布** | > **案例**：PCIe 5.0 x16通道需进行**3D全波电磁仿真**，确保插损≤-36dB@16GHz[^1] --- ###