2021-09-04

**

Verilog HDL 语言要素

**

1.空白符
空格符 制表符 换行符 换页符
2. 注释符
与C语言完全一样
注释中不允许有中文
3.标识符
大小写是一样的
只允许字母、下划线 、数字、$，并且第一个字母必须是字母或下划线
4. 转移标识符
几乎不太用到
5.关键字
不允许被用户使用，作为命令或函数使用
ALWAYS 不是关键字，只是标识符
而always 是关键字
6.逻辑值
Verilog 逻辑状态有四种情况
0 低电平
1 高电平
x 不确定逻辑状态
z 高阻态
7.整数表示形式
半径八两 十六进制
4`b0001
32’b00000……1
8’b10000001
5’o35 五位八进制数35 11101
5. 实数表现形式
10.1 =2.5
与C语言类似