芯准TTE宏时隙调度机制（5）——TT流规划中的hopdelay参数分析

TT流规划是TTE交换确定性保证的前提。TTTech在2010年RTSS会议上的论文[1]给出了使用SMT求解器进行TT流规划的约束条件。其中路径相关约束和交换机存储约束依赖两个交换机实现相关的参数hopdelay和membound。本文通过对芯准TTE交换机的内部交换延时估算，指出在离线规划时，芯准TTE交换机的hopdelay参数可取值为1（最优）。

一、Hopdelay参数的含义

       为简化规划调度和交换机实现，TTE交换机链路带宽划分成固定长度的时隙（如30us），时隙是TTE规划调度的基本单位。基于SMT求解器进行TT流规划的路径相关约束可描述为：

当交换机在第i个时隙接收TT帧p，最早在第i+hopdelay个时隙发送帧p。

       假设交换机从输入接口接收TT帧的第一个比特开始，到输出接口调度该帧第一个比特输出的最大延时Dmax，时隙长度为S，则：

    例如当时隙长度S=30us时，若Dmax=20us，则 hopdelay=1；若Dmax为35us，则hopdelay=2。

      图1(a)为包含三个节点的网络，其中一个TT帧从Sa经Sb发往Sc。图1(b)和(c)分别表示hopdelay为1和2时的规划结果。显然，在时隙长度固定时，hopdelay越小，节点的延时越小。

图1 hopdelay参数示意图

        需要注意的是，在交换机的hopdelay参数为1时，图1(c)所示的规划结果也是成立的。

二、芯准TTE hopdelay参数估算

       确定芯准TTE交换机的hopdelay参数，必须对TT帧交换的最大延时Dmax进行评估。图2为芯准TTE交换机处理交换TT帧的流程，从接口输入到调度输出需要经过4次存储转发，依次为校验FIFO队列，汇聚FIFO队列，集中缓存RAM buf和输出FIFO队列。其中A点和E点的带宽为接口带宽C，B/C/D点带宽为内部处理带宽S。

图2 TT帧转发路径延时中的队列

       对TT帧交换流程的分段延时评估如下表1所示。其中逻辑点A-E的延时估算为固定处理延时，与分组长度无关，而进出队列和缓冲区的延时与分组长度和处