[FPGA]-时序分析工具使用

FPGA时序分析工具使用

将以下代码为例：

module counter(
			Clk50M,
			Rst_n,
			led
		);

	input Clk50M;	
	input Rst_n;	
	
	output reg led;	
	
	reg [24:0]cnt;	


	always@(posedge Clk50M or negedge Rst_n)
	if(Rst_n == 1'b0)
		cnt <= 25'd0;
	else if(cnt == 25'd24_999_999)
		cnt <= 25'd0;
	else
		cnt <= cnt + 1'b1;


	always@(posedge Clk50M or negedge Rst_n)
	if(Rst_n == 1'b0)
		led <= 1'b1;
	else if(cnt == 25'd24_999_999)
		led <= ~led;
	else
		led <= led;

endmodule

• 这段代码能够运行在多高的时钟频率？

这个代码所描述的逻辑电路能最高运行在多少频率的时钟？

这个代码所描述的CycloneIV E（65nm）这个器件上能最高运行在多少频率的时钟？

这个代码描述的逻辑电路在CycloneIVE的EP4CE10F17C8这个器件上