Verilog编程基础练习

Verilog编程基础练习

3—8译码器

理论学习

3-8译码器的输入信号共有3个，也就是可以输入8种不同的二进制编码，分别是000、001、010、011、100、101、110和111。对于每一种输入信号，3-8译码器都会产生对应的输出信号，输出信号共有8个，分别标识为Y0到Y7。

真值表

logisim仿真图

verilog编程仿真实现

根据功能分析，该工程只需实现一个3-8译码器的功能，所以设计一个模块即可。模块命名a38decoder，模块的输入为3个bit信号，输出为1个8bit信号，实现通过输入3个信号组成的二进制的8种情况来对应输出8bit的8种不同状态，根据上面分析可得出visio框图如图：

得出电路：
<