rockchip — display-timing dts配置

 

                      时序图

VSYNC、HSYNC、VDEN、VD和VCLK 是外部引脚信号

VSYNC： 场同步（又称帧同步或垂直同步），每一脉冲，表示新的图画开始传送；

HSYNC： 行同步，每一脉冲，表示新的一行数据开始传送；

VDEN（DE或LCD Data Enable）: 数据使能；

VD： LCD Data输出端口，LCD引脚；

其他寄存器：

VSPW（tvp）: 表示垂直同步脉冲的宽度，用行计算，对应驱动程序中的vsync_len

HSPW:（thp） 表示水平同步信号的宽度，用VCLK就按，对应驱动中的hsync_len

VBPD（Vertical back porch, VBP）: 表示一帧图像开始时帧同步后的无效行数，对应驱动upper_margin

VFPD（Vertica front porch，VFP）: 表示一帧图像结束后帧同步信号以前的无效行数，对应驱动lower_margin

HBPD（Horizon back porch, HBP）: 表示水平信号开始到一行有效数据开始之间的VCLK个数，对应驱动left_margin

HFPD（Horizon front porch，HFP）：表示有效数据结束后水平信号结束前的VCLK个数，对应驱动right_margin

 

Total LCD lines = VSYNC + VBP + rows + VFP

Total clocks pr line = HSYNC + HBP + Columns + HFP

实例：

屏规格书

**从这个时序表中，我们可以得知
时钟dclk 频率: clock-frequency =65MHZ
水平有效像素:Hactive=1024
垂直有效像素:Vactive=768
水平总周期 =1344
hback-porch/hfront-porch/hsync-len：水平同步信号
vback-porch/vfront-porch/vsync-len：垂直同步信号
根据公式水平总周期 = hback-porch + hfront-porch + hsync-len+Hactive
知道hback-porch + hfront-porch + hsync-len=水平总周期-Hactive=320
垂直总周期=806
**
根据公式垂直总周期 = vback-porch + vfront-porch + vsync-len+Vactive
知道vback-porch + vfront-porch + vsync-len=垂直总周期 - Vactive=38
1.2屏幕参数的dts
屏参包括屏的格式、dclk、时序等。

	display-timings {
		native-mode = <&lvds_panel_name>;
		lvds_panel_name: timing0 {
			creen-type = ;
			//creen-type = ;
			lvds-format = ;
		  // lvds-format = ;
			out-face    = ;
                clock-frequency = <65000000>;
                hactive = <1024>;    
                vactive = <768>;    
                hback-porch = <120>; //只需保证hback-porch + hfront-porch + hsync-len=320
                hfront-porch = <160>;
                hsync-len = <40>;     
                hsync-active = <0>;
                vback-porch = <11>;   //只需保证vback-porch + vfront-porch + vsync-len=38
                vfront-porch = <25>; 
                vsync-len = <2>;     
                vsync-active = <0>;
                de-active = <0>;
                pixelclk-active = <0>;