<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[AccFPGA的博客]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/AccFPGA</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; AccFPGA]]></copyright><item><title><![CDATA[OFDM正交频分复用——详解——5G-LTE知识必备]]></title><link>https://blog.youkuaiyun.com/AccFPGA/article/details/106504326</link><guid>https://blog.youkuaiyun.com/AccFPGA/article/details/106504326</guid><author>AccFPGA</author><pubDate>Tue, 02 Jun 2020 20:37:25 +0800</pubDate><description><![CDATA[这篇文章写得很赞，本想上自己的仿真笔记，看到这篇文章，还是...

原文：《给”小白”图示讲解OFDM的原理》

以下为整理内容，添加部分笔记：

章节一：时域上的OFDM

　　OFDM的”O”代表着”正交”，那么就先说说正交吧。

　　首先说说最简单的情况，sin(t)和sin(2t)是正交的【证明：sin(t)·sin(2t)在区间[0,2π]上的积分为0】，而正弦函数又是波的最直观描述，因此我们就以此作为介入点。既然本文说的是图示，那么我们就用图形的方式来先理解一下正交性。

　　在下面的图示中，在]]></description><category></category></item><item><title><![CDATA[Modelsim自动化仿真——modelsim脚本不用学]]></title><link>https://blog.youkuaiyun.com/AccFPGA/article/details/106460609</link><guid>https://blog.youkuaiyun.com/AccFPGA/article/details/106460609</guid><author>AccFPGA</author><pubDate>Sun, 31 May 2020 20:46:35 +0800</pubDate><description><![CDATA[每次编译Verilog程序后，都需要手动添加波形，还在这样低效率的操作么？

解决办法——使用Modelsim脚本命令。

modelsim的脚本命令比较简单，如添加波形：


add wave -radix hex dut/*
1、-radix hex，以16进制显示波形，其他格式见帮助文档
2、dut/*，添加testbench中例化的dut的所有信号

当然，还可以把脚本语句加到文件中，下次编译后，直接运行文件即可。



1. 创建modelsim脚本文件：



Modelsim的脚本文件为...]]></description><category></category></item><item><title><![CDATA[Vivado使用VS code编译器]]></title><link>https://blog.youkuaiyun.com/AccFPGA/article/details/106180829</link><guid>https://blog.youkuaiyun.com/AccFPGA/article/details/106180829</guid><author>AccFPGA</author><pubDate>Sun, 17 May 2020 21:19:38 +0800</pubDate><description><![CDATA[有一段时间没有使用Vivado，还好以前有比较详细的笔记，照着以前的笔记很快再次上手Vivado。笔记链接如下：

Vivado入门笔记-SOC-快速入门：https://blog.youkuaiyun.com/AccFPGA/article/details/105331833



突然发现Vivado没有Quartus好用了。但之前从Vivado转为使用Quartus的时候，的确是觉得Vivado的功能比Quartus强大。

这是什么逻辑。。。



还有一个不好用的地方就是文本编辑器，编辑器还是推荐VS ...]]></description><category></category></item><item><title><![CDATA[Vivado 提高笔记2—SOC—快速入门（Zynq 7000系列）]]></title><link>https://blog.youkuaiyun.com/AccFPGA/article/details/105750197</link><guid>https://blog.youkuaiyun.com/AccFPGA/article/details/105750197</guid><author>AccFPGA</author><pubDate>Sat, 25 Apr 2020 15:25:19 +0800</pubDate><description><![CDATA[双CPU工作

建立工程

为双CPU分别建立Board Support Package

Standalone_bsp_cpu0

Standalone_bsp_cpu1

分别在package工程上建立应用工程

Hello_cpu0

Hello_cpu1

双处理器同时在线调试DEBUG

选择配置选项Run &gt;debug Configuration的Device Initiali...]]></description><category></category></item><item><title><![CDATA[Vivado 提高笔记1—SOC—快速入门（Zynq 7000系列）]]></title><link>https://blog.youkuaiyun.com/AccFPGA/article/details/105748529</link><guid>https://blog.youkuaiyun.com/AccFPGA/article/details/105748529</guid><author>AccFPGA</author><pubDate>Sat, 25 Apr 2020 13:51:13 +0800</pubDate><description><![CDATA[Vivado与Modelsim仿真

1.添加modelsim路径：


Tool &gt;options&gt;


2. 安装编译仿真库

使用modelSIm需要xilinx library被编译。

 运行1：


     report_property [current_project]


 运行2：Tcl Command


compile_simlib -help...]]></description><category></category></item><item><title><![CDATA[FPGA编程中常用的经典方法及技巧（图像处理-映射技术）]]></title><link>https://blog.youkuaiyun.com/AccFPGA/article/details/105748277</link><guid>https://blog.youkuaiyun.com/AccFPGA/article/details/105748277</guid><author>AccFPGA</author><pubDate>Sat, 25 Apr 2020 13:26:17 +0800</pubDate><description><![CDATA[流水线设计

基本概念

流水线处理源自现代工业生产装配线上的流水作业，是指将待处理的任务分解为相对独立的、可以顺序执行的而又相互关联的一个个子任务。流水线处理是高速设计中的一个常用设计手段，如果某个设计的处理流程分为若干步骤，并且整个数据处理是“单流向”的，即没有反馈或者迭代运算，前一个步骤的输出是下一个步骤的输入，那么可以考虑采用流水线设计方法来提高系统频率。流水线设计结构如图所示。



其...]]></description><category></category></item><item><title><![CDATA[FPGA快速入门— Verilog快速入门]]></title><link>https://blog.youkuaiyun.com/AccFPGA/article/details/105747773</link><guid>https://blog.youkuaiyun.com/AccFPGA/article/details/105747773</guid><author>AccFPGA</author><pubDate>Sat, 25 Apr 2020 12:54:04 +0800</pubDate><description><![CDATA[Verilog HDL（Hardware Description Language）是在用途最广泛的C语言的基础上发展起来的一种硬件描述语言，具有灵活性高、易学易用等特点。 Verilog HDL可以在较短的时间内学习和掌握，目前已经在FPGA开发/IC设计领域占据绝对的领导地位。

简单的编程案例

为快速入门Verilog语言，先从简单的编程案例开始。以LED流水灯程序为例来给大家展示Veri...]]></description><category></category></item><item><title><![CDATA[图像处理-边缘检测算法-sobel算子FPGA实现]]></title><link>https://blog.youkuaiyun.com/AccFPGA/article/details/105746422</link><guid>https://blog.youkuaiyun.com/AccFPGA/article/details/105746422</guid><author>AccFPGA</author><pubDate>Sat, 25 Apr 2020 12:17:06 +0800</pubDate><description><![CDATA[边缘检测简介

边缘检测是图像处理和计算机视觉中的基本问题，边缘检测的目的是标识数字图像中亮度变化明显的点。图像属性中的显著变化通常反映了属性的重要事件和变化。 这些包括深度上的不连续、表面方向不连续、物质属性变化和场景照明变化。 边缘检测是图像处理和计算机视觉中，尤其是特征提取中的一个研究领域。

边缘检测算法，常用的有Sobel算子，Canny算子以及离散傅里叶变换等，这个章节重点介绍...]]></description><category></category></item><item><title><![CDATA[图像处理-去噪算法-均值滤波FPGA的实现]]></title><link>https://blog.youkuaiyun.com/AccFPGA/article/details/105745643</link><guid>https://blog.youkuaiyun.com/AccFPGA/article/details/105745643</guid><author>AccFPGA</author><pubDate>Sat, 25 Apr 2020 11:00:54 +0800</pubDate><description><![CDATA[均值滤波FPGA的实现方法

线性滤波实现简单，十分适合用FPGA来实现。一般情况下，FPGA在前端捕获到视频数据之后首先需对图像数据做一个简单的预处理，然后根据噪声的来源，针对椒盐噪声进行中值滤波处理，针对高斯噪声进行高斯滤波处理，均值滤波在预处理中也十分常见。同时，边缘提取及梯度计算也是许多复杂处理算法的基础。

再把均值滤波的数学表达式列出如下：



由上述公式列出求图像均值的步骤：

获...]]></description><category></category></item><item><title><![CDATA[Vivado入门笔记-SOC-快速入门]]></title><link>https://blog.youkuaiyun.com/AccFPGA/article/details/105331833</link><guid>https://blog.youkuaiyun.com/AccFPGA/article/details/105331833</guid><author>AccFPGA</author><pubDate>Sun, 05 Apr 2020 21:22:21 +0800</pubDate><description><![CDATA[简介

开发板：zedbord，其实任意zynq系列，开发流程都差不多。这里通过简单的示例，一步一步操作，就会学会怎么建立SOC架构，并完成配置。

这里创建的是zynq系列soc的最小系统架构，如此可以更方便的理解其体系架构，以及与传统开发的联系。



1. 创建RTL工程

VIvado传统RTL开发的基本流程，略



2. 创建IP Integrator  Block Design
...]]></description><category></category></item><item><title><![CDATA[图像处理中滤波算法——均值滤波—中值滤波—高斯滤波等]]></title><link>https://blog.youkuaiyun.com/AccFPGA/article/details/105281396</link><guid>https://blog.youkuaiyun.com/AccFPGA/article/details/105281396</guid><author>AccFPGA</author><pubDate>Thu, 02 Apr 2020 22:49:51 +0800</pubDate><description><![CDATA[图像中的噪声

噪声的来源：数字图像的噪声主要产生于获取、传输图像的过程中。在获取图像的过程中，摄像机组件的运行情况受各种客观因素的影响，包括图像拍摄的环境条件和摄像机的传感元器件质量在内都有可能会对图像产生噪声影响。在传输图像的过程中，传输介质所遇到的干扰也会引起图像噪声，如通过无线电网络传输的图像可能因为光或其他大气因素被加入噪声信号。

图像去噪意义：图像去噪是指减少数字图像中噪声的过程，广...]]></description><category></category></item><item><title><![CDATA[使用Verilog设计1553B总线协议芯片]]></title><link>https://blog.youkuaiyun.com/AccFPGA/article/details/105280672</link><guid>https://blog.youkuaiyun.com/AccFPGA/article/details/105280672</guid><author>AccFPGA</author><pubDate>Thu, 02 Apr 2020 22:30:30 +0800</pubDate><description><![CDATA[目标：以DCC公司的1553b芯片手册为参考，设计与其功能兼容的FPGA程序。

预期：使用不足百元的FPGA芯片实现功能。

架构：



难点：

1. 对总线数据进行监控的同时，需要同时接受主机的控制，存在诸多需要协调的握手信号。

2. 1553b芯片是一个较复杂的控制机制，既要对总线的协议进行解析与响应，又要对协议解析后的数据进行存储管理，并且还有BC的方式控制，以及主机的寄存器控制。
...]]></description><category></category></item></channel></rss>