3.35 OrCAD中怎么产生Cadence Allegro的第一方网表？OrCAD软件输出Cadence Allegro第一方网表报错时应该怎么处理？

最新推荐文章于 2024-07-17 08:15:41 发布

嵌入式学习资料

最新推荐文章于 2024-07-17 08:15:41 发布

阅读量1.7k

点赞数 2

分类专栏： Cadence Allegro电子设计常见问题500例文章标签：嵌入式硬件单片机

本文链接：https://blog.youkuaiyun.com/Ablities/article/details/127842344

版权

Cadence Allegro电子设计常见问题500例专栏收录该内容

37 篇文章

订阅专栏

本文档详细介绍了OrCAD如何生成CadenceAllegro的第一方和第三方网表，以及处理报错的方法。同时，讲解了OrCAD与CadenceAllegro的交互式操作步骤，帮助电子设计工程师更好地进行硬件研发和电路设计。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

笔者电子信息专业硕士毕业，获得过多次电子设计大赛、大学生智能车、数学建模国奖，现就职于南京某半导体芯片公司，从事硬件研发，电路设计研究。对于学电子的小伙伴，深知入门的不易，特开次博客交流分享经验，共同互勉！全套资料领取扫描文末二维码！

温馨提示：学而不思则罔，思而不学则殆。实践是检验真理的唯一标准！

3.35 OrCAD中怎么产生Cadence Allegro的第一方网表？

3.36 OrCAD与Cadence Allegro的交互式操作应该怎么处理？

3.37 OrCAD软件输出Cadence Allegro第一方网表报错时应该怎么处理？

3.38 OrCAD中怎么产生Cadence Allegro的第三方网表？

3.39 OrCAD输出的Cadence Allegro的第一方网表与第三方网表有什么区别？

3.35 OrCAD中怎么产生Cadence Allegro的第一方网表？

答：第一步，选择原理图的根目录，执行菜单命令“Tools”→“Create Netlist”，或者是单击菜单栏上的[插图]图标，调出产生网表的界面，如图3-68所示。

第二步，在弹出的“Create Netlist”界面中选择“PCB Editor”，产生Cadence Allegro的第一方网表，如图3-69所示。

图3-69 Cadence Allegro第一方网表参数设置示意图

第三步，输入Cadence Allegro第一方网表时需要注意下面几个地方：

（1）需要勾选“Create PCB Editor Netlist”，才会生成网表。

（2）下面的“Netlist Files”是输出网表的存储路径，不进行更改的话，在当前原理图目录下会自动产生Cadence Allegro的文件夹，里面就是输出的网表。

（3）单击右侧的“Setup”按钮，如图3-70所示，勾选“Ignore Electrical Constraints”选项，则忽略掉原理图中所添加的规则。

图3-70 输出网表设置示意图

3.36 OrCAD与Cadence Allegro的交互式操作应该怎么处理？

答：OrCAD与Cadence Allegro的交互式操作需要满足以下两个要求才可以实现：

• OrCAD输出的是Cadence Allegro的第一方网表，Cadence Allegro导入的是第一方网表，输出的具体方法见第3.35问。

• 执行“Options”→“Preferences”命令，选择“Miscellaneous”选项，如图3-71所示，在“Intertools Communication”选项中，勾上“Enable Intertool Communication”选项，才可以进行交互式操作。

图3-71 交互式操作示意图

• OrCAD与Cadence Allegro进行交互式操作的方法：首先在Cadence Allegro软件中执行Move命令，然后在OrCAD中框选元器件。这样，Cadence Allegro中会相应地选中框选的元器件进行移动。反之，在Cadence Allegro软件中执行高亮Assign Color命令，高亮元器件或者网络，OrCAD软件中会相应地进行选中。