<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[2501_91986554的博客]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/2501_91986554</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; 2501_91986554]]></copyright><item><title><![CDATA[system verilog语言总结]]></title><link>https://blog.youkuaiyun.com/2501_91986554/article/details/150655848</link><guid>https://blog.youkuaiyun.com/2501_91986554/article/details/150655848</guid><author>2501_91986554</author><pubDate>Thu, 28 Aug 2025 13:31:24 +0800</pubDate><description><![CDATA[system verilog是用于验证的语言，是构建UVM库 的基础语言，UVM 是用于验证的方法学。system verilog结合了来自verilog、VHDL、C++的概念，还有验证平台语言和断言语言。system verilog 是将硬件描述语言与现代高级验证语言结合起来，对于进行当今高度复杂设计验证具有相当大的吸引力。]]></description><category></category></item><item><title><![CDATA[简易交通信号灯]]></title><link>https://blog.youkuaiyun.com/2501_91986554/article/details/149407209</link><guid>https://blog.youkuaiyun.com/2501_91986554/article/details/149407209</guid><author>2501_91986554</author><pubDate>Sat, 19 Jul 2025 16:37:34 +0800</pubDate><description><![CDATA[编写一个简单的交通灯控制程序： 1.输入接口：clk，rst_n 2.输出接口：light，0：绿灯，1：黄灯，2：红灯 3.使用parameter控制各种颜色的灯的持续时间 4.使用状态机控制灯的颜色变化。]]></description><category></category></item><item><title><![CDATA[自动投币售卖机]]></title><link>https://blog.youkuaiyun.com/2501_91986554/article/details/149354422</link><guid>https://blog.youkuaiyun.com/2501_91986554/article/details/149354422</guid><author>2501_91986554</author><pubDate>Wed, 16 Jul 2025 16:37:13 +0800</pubDate><description><![CDATA[设计要求：假设饮料只有一种价格为2.5元。硬币有0.5和1.0元两种，考虑找零，用Verilog描述其控制电路。]]></description><category></category></item><item><title><![CDATA[有限状态机实现110序列的检测]]></title><link>https://blog.youkuaiyun.com/2501_91986554/article/details/149341897</link><guid>https://blog.youkuaiyun.com/2501_91986554/article/details/149341897</guid><author>2501_91986554</author><pubDate>Tue, 15 Jul 2025 14:33:24 +0800</pubDate><description><![CDATA[同步状态机是一种时序逻辑电路，电路状态变化由统一的时钟信号触发，在时钟信号的上升沿或下降沿时刻，状态按照设计好的规则改变。简单来说，就是大家都听一个指令行动。同步状态机可以设计复杂的时序逻辑电路。同步状态机分为摩尔型和米里型这两种状态。摩尔型状态机的输出只取决于当前状态，米里型状态机不仅和当前状态有关，还和输入信号有关。如图所示的状态图，接下来用Verilog代码来实现这个状态机。]]></description><category></category></item><item><title><![CDATA[新手学IC之二选一、四选一多路选择器]]></title><link>https://blog.youkuaiyun.com/2501_91986554/article/details/149297662</link><guid>https://blog.youkuaiyun.com/2501_91986554/article/details/149297662</guid><author>2501_91986554</author><pubDate>Sat, 12 Jul 2025 21:38:12 +0800</pubDate><description><![CDATA[对于多路选择器，有两个输入信号，一个控制信号，以及一个输出信号。]]></description><category></category></item><item><title><![CDATA[新手学IC之verilog语法小结]]></title><link>https://blog.youkuaiyun.com/2501_91986554/article/details/149278007</link><guid>https://blog.youkuaiyun.com/2501_91986554/article/details/149278007</guid><author>2501_91986554</author><pubDate>Sat, 12 Jul 2025 00:12:46 +0800</pubDate><description><![CDATA[模块的端口是模块的输入和输出口名，也就是说它与别的模块联系端口被的标识，在模块被引用时，在引用的模块中，有些信号要输入到被引用的模块中，有些信号需要从被引用的模块中取出来。module模块名（端口信号1，端口信号2，端口信号3，......）;]]></description><category></category></item><item><title><![CDATA[新手学IC之使用Makefile实现VCS仿真和verdi调用]]></title><link>https://blog.youkuaiyun.com/2501_91986554/article/details/148818804</link><guid>https://blog.youkuaiyun.com/2501_91986554/article/details/148818804</guid><author>2501_91986554</author><pubDate>Sun, 22 Jun 2025 09:45:59 +0800</pubDate><description><![CDATA[makefile是一种用于自动化构建和编译软件项目的工具，它通过一些列规则来定义项目中文件之间的依赖关系，让编译过程变得简单高效。]]></description><category></category></item><item><title><![CDATA[新手学IC之Linux常用命令操作]]></title><link>https://blog.youkuaiyun.com/2501_91986554/article/details/148792192</link><guid>https://blog.youkuaiyun.com/2501_91986554/article/details/148792192</guid><author>2501_91986554</author><pubDate>Fri, 20 Jun 2025 18:13:41 +0800</pubDate><description><![CDATA[目前主流的IC设计公司都用Linux操作系统。Linux是一个多用户多任务的操作系统，适合项目工作，同时具有开放性、可移植性等特点。]]></description><category></category></item></channel></rss>