- 博客(10)
- 收藏
- 关注
RSS订阅原创 学习FPGA（四）复位端
复位端的作用是将时序电路的寄存器置初始状态，这一操作就像给计算机加入“重启”功能。在时序电路出现没能预期的错误或是卡顿后，利用复位端将电路重置回初始，方便找到问题，也能更加清晰地重新演示时序逻辑的状态。当然要说不加复位端可以吗？可以！小程序可以，大程序绝对不可以！应该说，如果能写到大程序，应该就不是普通的Verilog入门者了，工程师一般都会在时序电路中加入复位端，保证时序电路可以正常的调试。以上的程序需要修改专属参数的地方只有任务四时序主电路的地方，自行修改。
2025-04-10 20:31:11
455
原创 学习FPGA（三）使能端
使能端的作用是控制芯片（子模块）的工作状态。在本次实例中，通过对实例化的子模块上加入使能端，将三个任务合并成了一个模块，提高了运行效率（昆工的小伙伴在验收时记得向老师解释这一段）。在将要封装的子模块中加上使能端时，也要注意其输出状态，防止输出到同一总线又没做好信号的侦听，导致信号扰动。我的理解是使能端控制运行，则输出特定内容；使能端控制禁用，则输出高组态（输出连总线）或保持安全状态（输出不接总线）。
2025-03-27 14:44:52
752
原创 学习FPGA（二）子程序与实例化
昨天说过，硬件描述语言与Python、Java等高级语言不同，Verilog HDL这类硬件描述语言的每条语句都直接对应开发板内的电路连接。要想将长程序优化，其中一种方法就是将程序的内容按照功能划分，将常用的功能写成子程序，并在主程序中实例化。这一过程就像是在数字电路领域，一般不会有人直接使用二极管搭建门电路，而是购买门电路集成芯片。将常用的特定的模块写成子程序并封装后，更加方便后续的调用和调试，节省设计、修改的时间。这次学习的例程是：将昨日《》优化，并使动态数码管显示的内容中去除首位的‘0’。
2025-01-25 21:23:05
926
原创 学习FPGA（一）给定时间的计时
闲来无事，为2025年蓝桥杯第一次的FPGA赛程做准备，也为挤身成为FPGA工程师做准备。这次的学习例程是：时钟、开关控制动态数码管，使之完成计时工作。
2025-01-24 18:50:04
1039
原创 测控电路知识点总结
本文以李醒飞老师编写的机械工业出版社的《测控电路》第六版作为主要参考书目、部分图像出自昆明理工大学王剑平老师的课件，对课程《测控电路》进行知识点梳理，方便同学们(主要针对昆明理工大学的部分学生)复习。由于不能勾划重点，因此本文将对内容中的非重点由红色底色标记，并进行简略讲述。前半本书中分散的知识点较多。而后半本书中结合的知识点较多，且有较多非重点。由于电路较多，部分没有附加表达式的电路注意分析电路功能。第一章 绪论本章主要讲述学习测控电路这门课程前需要具备的理论知识。1.1测控电路与电子学。
2024-12-09 09:12:33
786
2
原创 昆明理工大学人工智能导论上机实验(下)
本文仅限昆明理工大学开设的人工智能导论上机实验的几个重要过程分享。文章部分内容可能有错误，仅代表个人观点。我带来的启发。
2024-11-09 17:08:27
535
原创 昆明理工大学人工智能导论上机实验(上)
本文仅限昆明理工大学开设的人工智能导论上机实验的几个重要过程分享。文章部分内容可能有错误，仅代表个人观点。给我带来的启发。
2024-11-08 13:55:06
1070
原创 昆明理工大学数字信号处理B实验（下）
本文仅限昆明理工大学开设的数字信号处理及应用的MATLAB结果分享。文章部分内容可能有错误，仅代表个人观点。本文承接上一个帖子，探讨后两个实验研究的问题和解决过程。
2024-11-04 16:59:46
851
原创 昆明理工大学数字信号处理B实验(上)
循环卷积是周期卷积的一种。不同于线性卷积，循环卷积考虑到的周期信号的周期边界，更适合处理周期性信号。通常可以利用DFT的循环卷积性质，计算DFT来实现循环卷积。%% 任务二%设置序列内容%线性卷积%6点循环卷积%10点循环卷积%12点循环卷积figuretitle('序列x1(n)')title('序列x2(n)')title('线性卷积结果')title('6点循环卷积结果')title('10点循环卷积结果')title('12点循环卷积结果')
2024-10-12 17:10:35
829
2
原创 昆明理工大学信号与系统B实验
本文仅限昆明理工大学开设的信号与系统B2019版实验的MATLAB结果分享。文章部分内容可能有错误，仅代表个人观点。
2024-06-12 21:25:01
1083
2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人