Logisim实验--半加器和全加器

一、Logisim下载

Logisim是一种用于设计和模拟数字逻辑电路的教育工具

可以在logisim官网下载，也可以寻找资源包

我个人是按照老师提供的资源包下载的

二、半加器（Half Adder)

首先我们要了解什么是半加器？

半加器是一种用于计算两个一位二进制数加法的工具

我们将输入的两个一位二进制数字记作A和B

其输出端为S(和）、C（进位）其在logisim制图如下

计算结果如下

半加器特点：实现两个1位二进制数相加时，不考虑低位的进位，输入变量只有两个:加数和被加数。

三、全加器（Full Adder)

什么是全加器

顾名思义是两个半加器组成的1-bit全加器

什么是“全加”，当两个多位二进制数相加时，除了最低位以外，第二位以上的相加需要考虑低位的进位，即将两个待加数A和B，以及一个来自前面低位送来的进位数C这三个数相加，得出本位和(全加和)S和进位数C。这种相加就叫“全加”

全加器在logisim制图如下

其计算结果如下

全加器特点：实现两个1位二进制数相加时，考虑低位的进位，输入变量有三个:加数、被加数和低位的进位。

二进制补码原理

补码原理如下：

1）正数与原码相同;

2) 负数的补码，将其原码除符号位外的所有位取反（0变1，1变0，符号位为1不变）后加1。 同一个数字在不同的补码表示形式中是不同的。比如10进制数值-15的二进制原码是10001111，其补码在8位二进制中是11110001，然而在16位二进制补码表示中，不足位数要用符号位补全，也就是1111111111110001。

因为正数和负数的补码运算规则不一样，取决与输入二进制数的最高位（符号位）。从简单入手，你可以先只考虑输入为负数情况的补码运算。

补码运算中有一个加1运算，需要用全加器实现。 4位全加器可以用4个1位(bit)全加器级联得到。

四、多位加法器

两个多位二进制数相加时，最简单的方法是将多个1位加法器进行级联，即依次将低位加法器的进位输出端CO接到高位全加器的进位输入端CI，就可以构成多位加法器，也就是将多个全加器级联形成计算多位二进制数的加法器。